| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| CHAPTER 1 Introduction | 第11-16页 |
| 1.1 Motivation | 第11-14页 |
| 1.2 Dissertation contributions and scope | 第14页 |
| 1.3 Dissertation overview | 第14-16页 |
| CHAPTER 2 Low-voltage low-power ADC design issues | 第16-51页 |
| 2.1 Impact of CMOS scaling | 第16-27页 |
| 2.1.1 Digital circuits | 第18-19页 |
| 2.1.2 Analog circuits | 第19-27页 |
| 2.2 Low voltage strategies | 第27-30页 |
| 2.2.1 Rail-to-rail inputs | 第27页 |
| 2.2.2 Clock boosting and bootstrapping | 第27-29页 |
| 2.2.3 Voltage level shifting | 第29-30页 |
| 2.3 Low power strategies | 第30-31页 |
| 2.3.1 Dynamic operation | 第30页 |
| 2.3.2 Time-based analog processing | 第30-31页 |
| 2.3.3 Charge-based analog processing | 第31页 |
| 2.4 Analog-to-digital converter fundamentals | 第31-48页 |
| 2.4.1 ADC specifications and performance metrics | 第31-38页 |
| 2.4.2 Flash-based ADCs | 第38-40页 |
| 2.4.3 Delta-sigma ADC | 第40-41页 |
| 2.4.4 Integrating ADC | 第41-42页 |
| 2.4.5 Successive Approximation Register ADC | 第42-48页 |
| 2.5 Major SAR ADC design trends | 第48-50页 |
| 2.5.1 Asynchronous Design | 第48-49页 |
| 2.5.2 Multi-bit/step Designs | 第49页 |
| 2.5.3 Calibration | 第49页 |
| 2.5.4 Highly digital design | 第49-50页 |
| 2.6 Summary | 第50-51页 |
| CHAPTER 3 Design and analysis of a 0.8V 1.35μW voltage-based ADC | 第51-68页 |
| 3.1 System Considerations | 第51-53页 |
| 3.2 Voltage-based comparator | 第53-60页 |
| 3.3 Capacitor array considerations | 第60-63页 |
| 3.4 Sample and hold stage | 第63-65页 |
| 3.4.1 SAR logic | 第65页 |
| 3.5 Simulation results | 第65-67页 |
| 3.6 Summary | 第67-68页 |
| CHAPTER 4 Prototype of 0.8V 1.92μW Time-based ADC | 第68-105页 |
| 4.1 System level considerations | 第68-71页 |
| 4.2 Time-based signal processing circuits | 第71-81页 |
| 4.2.1 Voltage-to-time conversion | 第72-75页 |
| 4.2.2 Speed of VTC | 第75-77页 |
| 4.2.3 Energy consumption | 第77-78页 |
| 4.2.4 Supply voltage | 第78页 |
| 4.2.5 Time-to-digital conversion | 第78-79页 |
| 4.2.6 Sources of error | 第79-81页 |
| 4.3 Time-based SAR ADC circuit implementation | 第81-95页 |
| 4.3.1 Time-Based Comparator Design | 第81-87页 |
| 4.3.2 Digital-to-analog converter | 第87-92页 |
| 4.3.3 Control logic and SAR | 第92-93页 |
| 4.3.4 Low to high voltage level shifter | 第93-94页 |
| 4.3.5 Switch and switch-driver | 第94-95页 |
| 4.4 Experimental results and characterization | 第95-102页 |
| 4.4.1 Test system setup | 第95-97页 |
| 4.4.2 Static performance | 第97-98页 |
| 4.4.3 Dynamic performance | 第98-101页 |
| 4.4.4 Power consumption | 第101-102页 |
| 4.5 Performance summary and comparison | 第102-104页 |
| 4.6 Summary | 第104-105页 |
| CHAPTER 5 Fully di?erential 0.6V 2μW time-based ADC | 第105-117页 |
| 5.1 System level considerations | 第105-107页 |
| 5.2 Fully differential time-based comparator | 第107-109页 |
| 5.3 Fully differential energy efficient DAC | 第109-114页 |
| 5.4 Flexible voltage level shifter | 第114-115页 |
| 5.5 Simulation results | 第115-117页 |
| 5.5.1 Performance summary and comparison | 第116-117页 |
| CHAPTER 6 Conclusion and future work | 第117-121页 |
| 6.1 Summary | 第117页 |
| 6.2 Original contributions of this dissertation | 第117-118页 |
| 6.3 Suggestions for Future Work | 第118-121页 |
| 6.3.1 DAC/comparator combo | 第118-119页 |
| 6.3.2 Capacitor array DAC improvement | 第119-120页 |
| 6.3.3 Fully differential ADC fabrication | 第120-121页 |
| LIST OF FIGURES | 第121-125页 |
| LIST OF TABLES | 第125-126页 |
| LIST OF EQUATIONS | 第126-130页 |
| REFERENCES | 第130-141页 |
| 致谢 | 第141-142页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第142-143页 |
