基于FPGA的JPEG编码算法优化及实现
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 课题来源 | 第9页 |
| 1.2 课题研究的意义 | 第9-10页 |
| 1.3 国内外研究现状 | 第10-11页 |
| 1.4 论文的主要内容和结构 | 第11-13页 |
| 第2章 JPEG压缩编码原理 | 第13-21页 |
| 2.1 静止图像压缩标准JPEG | 第13页 |
| 2.2 JPEG基本系统 | 第13-19页 |
| 2.2.1 色彩空间转换和图像分块 | 第14-15页 |
| 2.2.2 离散余弦变换 | 第15页 |
| 2.2.3 量化 | 第15-16页 |
| 2.2.4 Z字形扫描 | 第16-17页 |
| 2.2.5 熵编码 | 第17-19页 |
| 2.3 JPEG文件格式 | 第19-20页 |
| 2.4 本章小结 | 第20-21页 |
| 第3章 JPEG编码器的总体结构 | 第21-32页 |
| 3.1 FPGA设计概述 | 第21-24页 |
| 3.1.1 FPGA简介 | 第21-22页 |
| 3.1.2 Verilog HDL硬件描述语言 | 第22页 |
| 3.1.3 开发工具 | 第22-24页 |
| 3.2 JPEG编码器整体结构 | 第24页 |
| 3.3 2D-DCT的设计分析 | 第24-31页 |
| 3.3.1 2D-DCT行列分解计算 | 第24-25页 |
| 3.3.2 1D-DCT快速算法 | 第25-29页 |
| 3.3.3 1D-DCT中乘法器的设计 | 第29-31页 |
| 3.4 本章小结 | 第31-32页 |
| 第4章 JPEG编码器的设计 | 第32-51页 |
| 4.1 2D-DCT模块的设计 | 第32-38页 |
| 4.1.1 1D-DCT的设计 | 第32-33页 |
| 4.1.2 串并/并串转换和除法模块的设计 | 第33-35页 |
| 4.1.3 转置存储模块的设计 | 第35-36页 |
| 4.1.4 2D-DCT模块的编译结果 | 第36-38页 |
| 4.2 QZR模块的设计 | 第38-44页 |
| 4.2.1 量化模块的设计 | 第39-40页 |
| 4.2.2 Z字形扫描模块的设计 | 第40-41页 |
| 4.2.3 游程长度编码模块的设计 | 第41-43页 |
| 4.2.4 QZR模块的编译结果 | 第43-44页 |
| 4.3 熵编码模块的设计 | 第44-48页 |
| 4.3.1 预解析模块的设计 | 第44-45页 |
| 4.3.2 Huffman编码模块的设计 | 第45-46页 |
| 4.3.3 码流组装模块的设计 | 第46-47页 |
| 4.3.4 熵编码模块的编译结果 | 第47-48页 |
| 4.4 JPEG编码器的编译结果 | 第48-50页 |
| 4.5 本章小结 | 第50-51页 |
| 第5章 JPEG编码器的仿真与验证 | 第51-65页 |
| 5.1 DCT模块仿真 | 第51-53页 |
| 5.1.1 1D-DCT模块的仿真 | 第51-52页 |
| 5.1.2 2D-DCT模块的仿真 | 第52-53页 |
| 5.2 QZR模块的仿真与验证 | 第53-57页 |
| 5.2.1 量化模块的仿真 | 第54-55页 |
| 5.2.2 Z字形扫描模块的仿真 | 第55-56页 |
| 5.2.3 游程长度编码模块的仿真 | 第56-57页 |
| 5.3 熵编码模块的仿真与验证 | 第57-61页 |
| 5.3.1 预解析模块的仿真 | 第58-59页 |
| 5.3.2 哈夫曼编码模块的仿真 | 第59-61页 |
| 5.3.3 码流组装模块的仿真 | 第61页 |
| 5.4 JPEG编码器的仿真 | 第61-64页 |
| 5.5 本章小结 | 第64-65页 |
| 第6章 总结与展望 | 第65-67页 |
| 6.1 全文总结 | 第65页 |
| 6.2 展望 | 第65-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-70页 |
