| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 课题背景 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 论文主要内容及结构安排 | 第12-14页 |
| 第二章 系统数字通道总体方案设计 | 第14-25页 |
| 2.1 方案设计 | 第14-23页 |
| 2.1.1 方案理论分析 | 第14-15页 |
| 2.1.2 总体方案设计 | 第15-16页 |
| 2.1.3 模块方案设计及关键技术分析 | 第16-23页 |
| 2.2 基带信号产生单元的主要技术指标 | 第23-24页 |
| 2.3 本章小结 | 第24-25页 |
| 第三章 基带信号处理模块的设计与实现 | 第25-49页 |
| 3.1 基带数据高速传输通道设计 | 第25-30页 |
| 3.1.1 数据传输通路的设计 | 第25-26页 |
| 3.1.2 命令传输通路的设计 | 第26-28页 |
| 3.1.3 基于FPGA的高速数据传输接口的实现 | 第28-30页 |
| 3.2 DDR3存储控制器的设计与实现 | 第30-39页 |
| 3.2.1 DDR3存取控制器的设计 | 第31-33页 |
| 3.2.2 DDR3存取控制器的用户端口的设计 | 第33-35页 |
| 3.2.3 数据循环读取及连续性处理设计 | 第35-37页 |
| 3.2.4 DDR3存取控制器的FPGA实现 | 第37-39页 |
| 3.2.4.1 写操作的FPGA实现 | 第37-38页 |
| 3.2.4.2 读操作的FPGA实现 | 第38页 |
| 3.2.4.3 循环读取操作的FPGA实现 | 第38-39页 |
| 3.3 变速率基带信号处理单元的设计与实现 | 第39-47页 |
| 3.3.1 变采样率处理单元的设计 | 第40页 |
| 3.3.2 基于FPGA的FIR补偿滤波器的设计 | 第40-42页 |
| 3.3.3 基于FPGA的CIC插值滤波器的设计 | 第42-44页 |
| 3.3.4 FIR补偿滤波器和CIC插值滤波器级联的Modelsim仿真 | 第44-46页 |
| 3.3.5 变速率基带信号单元的验证与实现 | 第46-47页 |
| 3.4 本章小结 | 第47-49页 |
| 第四章 基带信号输出电路设计与实现 | 第49-59页 |
| 4.1 电源电路设计 | 第49-51页 |
| 4.2 时钟产生电路的设计 | 第51-53页 |
| 4.2.1 时钟分发芯片选择 | 第51-52页 |
| 4.2.2 AD9513BCPZ外围电路的设计 | 第52-53页 |
| 4.3 高速数/模转换电路的设计与实现 | 第53-58页 |
| 4.3.1 数/模转换技术介绍与转换电路器件选型 | 第53-55页 |
| 4.3.1.1 数/模转换技术介绍 | 第53-54页 |
| 4.3.1.2 D/A转换器的芯片选择 | 第54-55页 |
| 4.3.2 AD9707输出电路的设计 | 第55-57页 |
| 4.3.3 AD9707的配置 | 第57-58页 |
| 4.4 本章小结 | 第58-59页 |
| 第五章 结果验证与分析 | 第59-72页 |
| 5.1 任意波形发生模块模拟基带信号产生单元的测试平台 | 第59-62页 |
| 5.2 测试结果与分析 | 第62-71页 |
| 5.2.1 任意波形发生模块中基带信号处理单元的结果分析与验证 | 第62-68页 |
| 5.2.1.1 任意波形发生模块中基带信号处理功能单元的验证 | 第62-64页 |
| 5.2.1.2 变速率任意波形变采样率处理单元的CIC插值性能验证 | 第64-65页 |
| 5.2.1.3 调制方式和双通道的指标验证 | 第65-68页 |
| 5.2.2 任意波形发生模块模拟基带单元的测试结果与分析 | 第68-71页 |
| 5.3 本章小结 | 第71-72页 |
| 第六章 总结 | 第72-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-78页 |
