| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-15页 |
| 1.1 课题来源背景与研究意义 | 第11-12页 |
| 1.2 国内外发展现状 | 第12-13页 |
| 1.3 课题任务 | 第13页 |
| 1.4 本文结构安排 | 第13-15页 |
| 第二章 总体方案设计 | 第15-27页 |
| 2.1 离散量控制模块设计要求分析 | 第15-23页 |
| 2.1.1 离散指标要求 | 第15-16页 |
| 2.1.2 离散量控制模块需求分析 | 第16-23页 |
| 2.2 离散量控制模块组成框图 | 第23-24页 |
| 2.3 模块设计方法 | 第24-26页 |
| 2.3.1 USB接口部分方案 | 第24-25页 |
| 2.3.2 处理器部分设计 | 第25-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第三章 离散量控制模块硬件电路设计 | 第27-42页 |
| 3.1 USB接口电路设计 | 第27-30页 |
| 3.1.1 USB接口芯片CY7C68013 | 第27-29页 |
| 3.1.2 ESD保护芯片 | 第29页 |
| 3.1.3 EEPROM | 第29-30页 |
| 3.2 FPGA硬件电路设计 | 第30-36页 |
| 3.2.1 器件选型 | 第30-33页 |
| 3.2.2 FPGA外围电路设计 | 第33-36页 |
| 3.3 输出电路 | 第36-39页 |
| 3.3.1 RS485电路 | 第36-37页 |
| 3.3.2 LVDS电路 | 第37-38页 |
| 3.3.3 地/开离散量电路和功率地/开离散量电路 | 第38-39页 |
| 3.4 时钟电路 | 第39页 |
| 3.5 电源电路 | 第39-41页 |
| 3.6 电路板设计的注意问题 | 第41页 |
| 3.7 本章小结 | 第41-42页 |
| 第四章 离散量控制模块的逻辑设计 | 第42-57页 |
| 4.1 QuartusII和硬件描述语言Verilog HDL | 第42页 |
| 4.2 离散量控制模块逻辑电路总体设计 | 第42-43页 |
| 4.3 USB接口模块逻辑设计 | 第43-44页 |
| 4.4 数据处理模块逻辑设计 | 第44-47页 |
| 4.5 HDLC协议模块设计 | 第47-50页 |
| 4.5.1 CRC校验 | 第48-49页 |
| 4.5.2 “0”比特插入 | 第49-50页 |
| 4.5.3 并串行转换 | 第50页 |
| 4.6 控制输出模块逻辑设计 | 第50-56页 |
| 4.6.1 RS485离散量输出逻辑设计 | 第51-54页 |
| 4.6.2 地/开离散量模块 | 第54-55页 |
| 4.6.3 LVDS离散量模块 | 第55-56页 |
| 4.7 本章小结 | 第56-57页 |
| 第五章 离散量控制模块软件设计 | 第57-65页 |
| 5.1 驱动程序设计 | 第57-60页 |
| 5.2 动态链接库函数设计 | 第60-62页 |
| 5.3 软件界面设计 | 第62-64页 |
| 5.4 本章小结 | 第64-65页 |
| 第六章 离散量控制模块调试及验证 | 第65-73页 |
| 6.1 冷板调试 | 第65页 |
| 6.2 上电调试 | 第65页 |
| 6.3 功能验证 | 第65-72页 |
| 6.3.1 功能调试准备 | 第66-67页 |
| 6.3.2 测试方法和结果 | 第67-72页 |
| 6.4 调试过程中出现的问题及解决方法 | 第72-73页 |
| 第七章 总结和展望 | 第73-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 附录 | 第77-78页 |
| 攻硕期间的研究成果 | 第78-79页 |