| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 研究工作的背景与意义 | 第9-10页 |
| 1.2 弹载雷达信号处理系统的国内外研究历史与现状 | 第10-11页 |
| 1.3 本文的主要贡献与创新 | 第11页 |
| 1.4 本论文的结构安排 | 第11-13页 |
| 第二章 弹载脉冲压缩雷达概述 | 第13-28页 |
| 2.1 脉冲压缩雷达理论 | 第13-22页 |
| 2.1.1 脉冲压缩的成像算法 | 第14-15页 |
| 2.1.2 距离测量 | 第15-18页 |
| 2.1.3 速度测量 | 第18-19页 |
| 2.1.4 角度测量 | 第19-21页 |
| 2.1.5 脉冲压缩的运动补偿 | 第21-22页 |
| 2.2 弹载脉冲压缩雷达系统组成 | 第22-23页 |
| 2.3 处理系统总体设计 | 第23-27页 |
| 2.3.1 总体方案设计 | 第23-24页 |
| 2.3.2 总线设计 | 第24-26页 |
| 2.3.3 背板设计 | 第26页 |
| 2.3.4 系统电源 | 第26页 |
| 2.3.5 系统时钟 | 第26-27页 |
| 2.3.6 DSP选型 | 第27页 |
| 2.4 本章小结 | 第27-28页 |
| 第三章 信号处理硬件设计 | 第28-44页 |
| 3.1 通用处理板设计 | 第28-38页 |
| 3.1.1 FPGA选型 | 第29-30页 |
| 3.1.2 中频采样选择 | 第30-32页 |
| 3.1.3 DSP处理选择 | 第32-33页 |
| 3.1.4 多重启动 | 第33-34页 |
| 3.1.5 监控设计 | 第34页 |
| 3.1.6 电源和温度监控 | 第34-35页 |
| 3.1.7 配置调试链路 | 第35-36页 |
| 3.1.8 电源设计 | 第36-37页 |
| 3.1.9 时钟设计 | 第37-38页 |
| 3.2 接口板设计 | 第38-43页 |
| 3.2.1 Arinc-429 通信电路 | 第39-40页 |
| 3.2.2 多通道DDS信号产生设计 | 第40-43页 |
| 3.3 本章小结 | 第43-44页 |
| 第四章 信号处理软件设计 | 第44-57页 |
| 4.1 信号处理总体设计 | 第44-45页 |
| 4.2 FPGA信号预处理设计 | 第45-49页 |
| 4.3 DSP工作软件 | 第49-52页 |
| 4.3.1 总体任务结构 | 第49-50页 |
| 4.3.2 多核并行流程设计 | 第50-52页 |
| 4.4 FPGA与DSP的通信 | 第52-56页 |
| 4.5 本章小结 | 第56-57页 |
| 第五章 仿真和试验 | 第57-66页 |
| 5.1 Matlab仿真 | 第57-60页 |
| 5.1.1 脉冲压缩成像仿真 | 第57-58页 |
| 5.1.2 二维CFAR仿真 | 第58-60页 |
| 5.2 多核DSP调试 | 第60页 |
| 5.3 模拟器联试 | 第60-64页 |
| 5.3.1 回波波形生成 | 第62-63页 |
| 5.3.2 回波波形信号播放 | 第63-64页 |
| 5.3.3 测试结果 | 第64页 |
| 5.4 外场试验 | 第64-65页 |
| 5.5 本章小结 | 第65-66页 |
| 第六章 总结和展望 | 第66-68页 |
| 6.1 总结 | 第66页 |
| 6.2 展望 | 第66-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 攻读硕士学位期间取得的成果 | 第71-72页 |