| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-16页 |
| 1.1 课题来源及研究的背景和意义 | 第9-12页 |
| 1.1.1 人们对处理器提出的要求越来越高 | 第9页 |
| 1.1.2 传统超标量处理器 | 第9-10页 |
| 1.1.3 分片式处理器结构出现的必然性 | 第10-11页 |
| 1.1.4 EDGE 指令集结构 | 第11-12页 |
| 1.2 国内外的研究现状 | 第12-14页 |
| 1.2.1 TRIPS 处理器结构 | 第12-13页 |
| 1.2.2 TPA-PD 结构 | 第13-14页 |
| 1.2.3 其他结构 | 第14页 |
| 1.3 主要研究内容及论文结构 | 第14-16页 |
| 第2章 可配置 EDGE 处理器执行单元的分析 | 第16-23页 |
| 2.1 经典处理器的执行单元的分析 | 第16页 |
| 2.2 EDGE 处理器的执行单元的分析 | 第16-18页 |
| 2.3 可配置 EDGE 处理器的执行单元的分析 | 第18-22页 |
| 2.3.1 可配置 EDGE 处理器总体结构及处理过程 | 第18-21页 |
| 2.3.2 可配置 EDGE 处理器执行单元的分析 | 第21-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第3章 可配置 EDGE 处理器执行单元的设计 | 第23-30页 |
| 3.1 EDGE 处理器（trips）执行单元的设计 | 第23-24页 |
| 3.2 可配置 EDGE 处理器执行单元的设计 | 第24-29页 |
| 3.2.1 可配置 EDGE 处理器中可配置机制的具体结构 | 第24-25页 |
| 3.2.2 可配置 EDGE 处理器执行单元的基本结构 | 第25-29页 |
| 3.3 本章小结 | 第29-30页 |
| 第4章 可配置 EDGE 处理器执行单元实现与验证 | 第30-56页 |
| 4.1 可配置 EDGE 处理器执行单元的实现 | 第30-32页 |
| 4.1.1 select 级模块的 verilog 实现 | 第30页 |
| 4.1.2 read 级模块的 verilog 实现 | 第30-31页 |
| 4.1.3 fu 级模块的 verilog 实现 | 第31页 |
| 4.1.4 mech_for_comp 模块的 verilog 实现 | 第31-32页 |
| 4.2 可配置 EDGE 处理器执行单元的功能验证 | 第32-49页 |
| 4.2.1 select 级模块的功能验证 | 第32-35页 |
| 4.2.2 read 级模块的功能验证 | 第35-41页 |
| 4.2.3 fu 级模块的功能验证 | 第41-45页 |
| 4.2.4 mech_for_comp 模块的功能验证 | 第45-46页 |
| 4.2.5 exec_unit 模块的功能验证 | 第46-49页 |
| 4.3 可配置 EDGE 处理器执行单元的综合 | 第49-55页 |
| 4.3.1 select 级模块的 DC 综合 | 第50-51页 |
| 4.3.2 read 级模块的 DC 综合 | 第51-52页 |
| 4.3.3 fu 级模块的 DC 综合 | 第52-53页 |
| 4.3.4 mech_for_comp 模块的 DC 综合 | 第53-54页 |
| 4.3.5 可配置 EDGE 处理器执行单元 exec_unit 模块的 DC 综合 | 第54-55页 |
| 4.4 本章小结 | 第55-56页 |
| 结论 | 第56-57页 |
| 参考文献 | 第57-63页 |
| 致谢 | 第63页 |
