ANPC三电平并网变换器损耗研究
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-14页 |
| 1.1 课题研究背景和意义 | 第7-8页 |
| 1.2 功率器件损耗模型研究现状 | 第8-9页 |
| 1.3 并网变换器拓扑损耗研究现状 | 第9-11页 |
| 1.4 LCL滤波器研究现状 | 第11-12页 |
| 1.5 本文主要研究内容 | 第12-14页 |
| 第二章 功率器件开关损耗建模 | 第14-26页 |
| 2.1 引言 | 第14页 |
| 2.2 功率MOSFET Miller电容模型 | 第14-15页 |
| 2.3 功率器件静态特性 | 第15-16页 |
| 2.4 功率器件动态特性 | 第16-21页 |
| 2.4.1 功率MOSFET导通分析 | 第16-19页 |
| 2.4.2 功率MOSFET关断分析 | 第19-20页 |
| 2.4.3 二极管反向恢复分析 | 第20-21页 |
| 2.5 功率器件开关损耗分析 | 第21-22页 |
| 2.5.1 振动损耗 | 第21-22页 |
| 2.5.2 开关损耗 | 第22页 |
| 2.6 模型分析 | 第22-24页 |
| 2.7 实验验证 | 第24-26页 |
| 第三章 ANPC三电平变换器调制策略及损耗研究 | 第26-49页 |
| 3.1 引言 | 第26页 |
| 3.2 ANPC开关状态及导通路径 | 第26-31页 |
| 3.3 ANPC调制策略 | 第31-37页 |
| 3.3.1 SPWM调制策略 | 第31-32页 |
| 3.3.2 SVPWM调制策略 | 第32-35页 |
| 3.3.3 SPWM与SVPWM之间关系 | 第35-37页 |
| 3.4 ANPC损耗分析及电热耦合模型 | 第37-42页 |
| 3.4.1 损耗分析 | 第37-40页 |
| 3.4.2 电热耦合模型 | 第40-42页 |
| 3.5 低损耗调制策略 | 第42-43页 |
| 3.6 仿真分析 | 第43-49页 |
| 3.6.1 调制策略仿真 | 第43-46页 |
| 3.6.2 损耗估算 | 第46-47页 |
| 3.6.3 结温估算 | 第47-49页 |
| 第四章 LCL滤波器损耗研究及参数设计 | 第49-65页 |
| 4.1 引言 | 第49页 |
| 4.2 LCL滤波器数学模型 | 第49-51页 |
| 4.3 LCL滤波器控制环路设计 | 第51-53页 |
| 4.3.1 双电流闭环 | 第51页 |
| 4.3.2 电网电压前馈控制 | 第51-53页 |
| 4.3.3 PI参数设计 | 第53页 |
| 4.4 LCL滤波器损耗研究 | 第53-58页 |
| 4.4.1 滤波电感损耗分析 | 第53-56页 |
| 4.4.2 赚电糊齡析 | 第56-58页 |
| 4.5 LCL滤波器参数设计 | 第58-61页 |
| 4.5.1 限制桥臂侧电流纹波 | 第59-60页 |
| 4.5.2 限制网侧电流纹波 | 第60页 |
| 4.5.3 限制无功功率 | 第60页 |
| 4.5.4 限制滤波器电感压降 | 第60页 |
| 4.5.5 限制谐振频率 | 第60-61页 |
| 4.6 仿真分析 | 第61-65页 |
| 第五章 ANPC三电平变换器系统设计及实验研究 | 第65-74页 |
| 5.1 引言 | 第65页 |
| 5.2 部分硬件设计 | 第65-70页 |
| 5.2.1 主电路设计 | 第66-67页 |
| 5.2.2 开关电源设计 | 第67-69页 |
| 5.2.3 信号调理电路 | 第69-70页 |
| 5.3 系统软件设计 | 第70-71页 |
| 5.4 实验结果 | 第71-74页 |
| 5.4.1 功率器件开关特性实验 | 第71-72页 |
| 5.4.2 ANPC三电平变换器实验 | 第72-74页 |
| 第六章 总结与展望 | 第74-76页 |
| 6.1 总结 | 第74-75页 |
| 6.2 展望 | 第75-76页 |
| 参考文献 | 第76-79页 |
| 致谢 | 第79-80页 |
| 攻读硕士学位期间发表的论文 | 第80页 |
