基于VPX总线的SRIO传输技术研究
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-16页 |
| 1.1 课题来源及研究的目的和意义 | 第9-10页 |
| 1.2 国内外研究现状分析 | 第10-13页 |
| 1.2.1 高速数据传输技术发展现状 | 第10-11页 |
| 1.2.2 VPX总线技术的应用现状 | 第11-12页 |
| 1.2.3 串行RapidIO接口介绍 | 第12-13页 |
| 1.2.4 国内外研究现状的简析 | 第13页 |
| 1.3 论文内容及论文结构 | 第13-16页 |
| 第2章 总体方案设计 | 第16-25页 |
| 2.1 需求分析和设计目标 | 第16-17页 |
| 2.2 系统总体设计 | 第17-18页 |
| 2.3 硬件电路设计 | 第18-24页 |
| 2.3.1 互连底板设计 | 第18-20页 |
| 2.3.2 SRIO通信板卡设计 | 第20-23页 |
| 2.3.3 触发板卡设计 | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第3章 高速电路理论及高速PCB设计 | 第25-49页 |
| 3.1 信号完整性基本理论 | 第25-27页 |
| 3.1.1 信号反射的形成与影响 | 第25-26页 |
| 3.1.2 信号串扰的形成与影响 | 第26-27页 |
| 3.2 电源完整性基本理论 | 第27-29页 |
| 3.2.1 电源完整性问题 | 第27-28页 |
| 3.2.2 耦合电容的配置 | 第28-29页 |
| 3.3 高速PCB设计 | 第29-48页 |
| 3.3.1 PCB板卡设计和布线 | 第29-31页 |
| 3.3.2 高速仿真基本原理 | 第31-34页 |
| 3.3.3 板卡走线S参数仿真 | 第34-39页 |
| 3.3.4 时钟电路仿真 | 第39-42页 |
| 3.3.5 高速串行通道仿真 | 第42-47页 |
| 3.3.6 电源耦合电容仿真设计 | 第47-48页 |
| 3.4 本章小结 | 第48-49页 |
| 第4章 固件和软件设计 | 第49-60页 |
| 4.1 固件总体设计 | 第49-50页 |
| 4.2 SRIO规范的实现 | 第50-58页 |
| 4.2.1 NWRITE控制逻辑设计 | 第51-52页 |
| 4.2.2 NWRITE_R控制逻辑设计 | 第52-54页 |
| 4.2.3 SWRITE控制逻辑设计 | 第54-55页 |
| 4.2.4 NREAD控制逻辑设计 | 第55-57页 |
| 4.2.5 关键逻辑设计分析 | 第57-58页 |
| 4.3 DDR缓存软件设计 | 第58-59页 |
| 4.4 本章小结 | 第59-60页 |
| 第5章 调试与测试分析 | 第60-70页 |
| 5.1 测试内容及流程介绍 | 第60页 |
| 5.2 硬件测试 | 第60-63页 |
| 5.2.1 基于IBERT的误码测试 | 第60-62页 |
| 5.2.2 触发板卡同步触发测试 | 第62-63页 |
| 5.3 数据传输速度测试 | 第63-68页 |
| 5.3.1 通道延迟测试 | 第63-64页 |
| 5.3.2 板卡间通信速度测试 | 第64-67页 |
| 5.3.3 环形通信速度测试 | 第67-68页 |
| 5.4 DDR缓存速度测试 | 第68-69页 |
| 5.5 测试结果分析 | 第69页 |
| 5.6 本章小结 | 第69-70页 |
| 结论 | 第70-71页 |
| 参考文献 | 第71-75页 |
| 附录 | 第75-76页 |
| 攻读学位期间发表的学术论文及其他成果 | 第76-78页 |
| 致谢 | 第78-79页 |
