多核系统存储结构优化技术研究
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第17-22页 |
| 1.1 技术背景 | 第17-18页 |
| 1.2 研究现状 | 第18-19页 |
| 1.2.1 存储系统结构介绍 | 第18页 |
| 1.2.2 数据预取技术介绍 | 第18-19页 |
| 1.3 主要研究内容 | 第19-20页 |
| 1.4 课题来源 | 第20页 |
| 1.5 论文结构 | 第20-22页 |
| 第二章 存储器接口设计环境和要求 | 第22-29页 |
| 2.1 系统简介 | 第22-24页 |
| 2.1.1 控制部分 | 第22页 |
| 2.1.2 通讯部分 | 第22-23页 |
| 2.1.3 运算部分 | 第23-24页 |
| 2.1.4 接口部分 | 第24页 |
| 2.2 存储器接口布局 | 第24-25页 |
| 2.3 存储器接口设计要求 | 第25-28页 |
| 2.3.1 访存机制 | 第25-28页 |
| 2.3.2 存储器接口设计要求 | 第28页 |
| 2.4 目标系统存储结构 | 第28页 |
| 2.5 本章小结 | 第28-29页 |
| 第三章 支持数据预取的并行访存接口设计方案 | 第29-42页 |
| 3.1 设计方案简介 | 第29-30页 |
| 3.2 起始地址管理和请求仲裁机制 | 第30-31页 |
| 3.2.1 起始地址管理机制 | 第30-31页 |
| 3.2.2 请求仲裁机制分析 | 第31页 |
| 3.3 通道数目和读写数据通道分配 | 第31-34页 |
| 3.3.1 存储器侧带宽 | 第32页 |
| 3.3.2 用户侧带宽 | 第32-33页 |
| 3.3.3 数据通道数目分析 | 第33页 |
| 3.3.4 读写数据通道分配 | 第33-34页 |
| 3.4 数据预取关键问题分析 | 第34-35页 |
| 3.4.1 预取时机的选择 | 第34页 |
| 3.4.2 预取地址的确定 | 第34-35页 |
| 3.5 时间片切换机制和数据安全策略 | 第35-38页 |
| 3.5.1 时间片轮转调度算法 | 第35-36页 |
| 3.5.2 分时访存原理 | 第36页 |
| 3.5.3 多通道并行访存接口结构模型 | 第36-37页 |
| 3.5.4 时间片大小的确定和数据通道切换 | 第37-38页 |
| 3.6 异步FIFO设计 | 第38-40页 |
| 3.6.1 读写缓冲FIFO | 第38-39页 |
| 3.6.2 读写数据FIFO | 第39页 |
| 3.6.3 地址FIFO | 第39-40页 |
| 3.7 数据端口冲突问题分析 | 第40-41页 |
| 3.8 本章小结 | 第41-42页 |
| 第四章 支持数据预取的并行访存接口设计实现 | 第42-59页 |
| 4.1 存储器接口整体架构 | 第42-43页 |
| 4.2 各关键模块设计 | 第43-55页 |
| 4.2.1 网络接口单元 | 第43-45页 |
| 4.2.2 访存请求管理单元 | 第45-46页 |
| 4.2.3 预读取判断单元 | 第46-49页 |
| 4.2.4 数据通道管理单元 | 第49-53页 |
| 4.2.5 数据端口管理单元 | 第53-54页 |
| 4.2.6 任务切换管理单元 | 第54-55页 |
| 4.3 RMAMI的配置信息 | 第55-56页 |
| 4.4 RMAMI的工作流程 | 第56-57页 |
| 4.5 资源消耗 | 第57-58页 |
| 4.6 本章小结 | 第58-59页 |
| 第五章 多通道并行访存接口设计验证 | 第59-71页 |
| 5.1 实验系统 | 第59页 |
| 5.2 实验方案设计 | 第59-69页 |
| 5.2.1 数据传输并行度概念 | 第60页 |
| 5.2.2 实验介绍 | 第60-69页 |
| 5.3 实验结果分析 | 第69-70页 |
| 5.4 本章小结 | 第70-71页 |
| 第六章 总结与展望 | 第71-73页 |
| 6.1 总结 | 第71页 |
| 6.2 展望 | 第71-73页 |
| 参考文献 | 第73-76页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第76页 |
