| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第一章 绪论 | 第16-26页 |
| 1.1 研究背景 | 第16-18页 |
| 1.2 模数转换器发展现状 | 第18-23页 |
| 1.3 研究目的与意义 | 第23-25页 |
| 1.4 论文的组织结构安排 | 第25-26页 |
| 第二章 模数转换器的基本介绍 | 第26-36页 |
| 2.1 模数转换器的原理 | 第26-28页 |
| 2.2 模数转换器的参数 | 第28-31页 |
| 2.2.1 静态参数 | 第28-29页 |
| 2.2.2 动态参数 | 第29-31页 |
| 2.3 模数转换器的分类 | 第31-36页 |
| 2.3.1 全并行(Flash)模数转换器 | 第31-32页 |
| 2.3.2 两步式(Two-Step)模数转换器 | 第32-33页 |
| 2.3.3 流水线(Pipeline)模数转换器 | 第33-34页 |
| 2.3.4 逐次逼近型(SAR)模数转换器 | 第34页 |
| 2.3.5 过采样(Over Sample)模数转换器 | 第34-36页 |
| 第三章 流水线模数转换器 | 第36-53页 |
| 3.1 流水线模数转换器的基本结构和工作原理 | 第36-37页 |
| 3.2 1.5比特数字校准电路的实现 | 第37-39页 |
| 3.3 流水线ADC的非理想因素分析 | 第39-48页 |
| 3.3.1 流水线ADC的等效输入误差 | 第39-40页 |
| 3.3.2 采样保持电路的非线性 | 第40-44页 |
| 3.3.3 运算放大器的有限增益 | 第44-45页 |
| 3.3.4 运算放大器建立误差 | 第45-46页 |
| 3.3.5 电容失配 | 第46页 |
| 3.3.6 电路噪声 | 第46-48页 |
| 3.4 流水线ADC的Verilog-A建模 | 第48-53页 |
| 3.4.1 Verilog-A简介 | 第49-51页 |
| 3.4.2 采样保持电路的设计与仿真 | 第51页 |
| 3.4.3 2.5bits数字校准电路的设计与仿真 | 第51-52页 |
| 3.4.4 3bits Flash结构流水级的设计与仿真 | 第52页 |
| 3.4.5 数字编码电路的设计与仿真 | 第52-53页 |
| 第四章 后台数字校准算法的设计与仿真 | 第53-65页 |
| 4.1 数字辅助校准技术的分类 | 第53-55页 |
| 4.1.1 电容误差平均技术 | 第53-54页 |
| 4.1.2 前台数字校准技术 | 第54-55页 |
| 4.1.3 后台数字校准技术 | 第55页 |
| 4.2 伪随机序列注入后台数字校准技术 | 第55-65页 |
| 4.2.1 伪随机序列的特性 | 第55-57页 |
| 4.2.2 流水线ADC基本结构 | 第57页 |
| 4.2.3 余量放大器谐波失真的设计 | 第57-59页 |
| 4.2.4 谐波失真校准算法的设计 | 第59-61页 |
| 4.2.5 算法仿真及其验证结果 | 第61-65页 |
| 第五章 总结及未来展望 | 第65-66页 |
| 5.1 总结 | 第65页 |
| 5.2 未来工作展望 | 第65-66页 |
| 参考文献 | 第66-71页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第71页 |
