| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 课题研究背景及意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 主要研究内容及章节安排 | 第11-13页 |
| 第二章 系统整体设计分析 | 第13-21页 |
| 2.1 系统设计需求及指标分析 | 第13-15页 |
| 2.2 系统整体设计方案 | 第15-20页 |
| 2.2.1 解调模块方案设计 | 第15-19页 |
| 2.2.2 主控模块方案设计 | 第19-20页 |
| 2.3 本章小结 | 第20-21页 |
| 第三章 高码率矢量信号解调模块的硬件设计 | 第21-49页 |
| 3.1 高速信号采集单元设计 | 第21-27页 |
| 3.1.1 高速采样电路设计 | 第21-23页 |
| 3.1.2 输入调理电路设计 | 第23-25页 |
| 3.1.3 高稳采样时钟电路设计 | 第25-27页 |
| 3.2 数字中频处理单元设计 | 第27-30页 |
| 3.2.1 FPGA芯片选型及资源分配设计 | 第27-29页 |
| 3.2.2 快速配置电路与上电时间分析 | 第29-30页 |
| 3.3 高码率矢量信号解调电路设计 | 第30-39页 |
| 3.3.1 高速数据的解串及免混频处理 | 第31-33页 |
| 3.3.2 矢量信号解调通用处理单元接口设计 | 第33-34页 |
| 3.3.3 高速解调数据流串化传输设计 | 第34-36页 |
| 3.3.4 矢量信号解调的均衡及载波单元接口设计 | 第36-39页 |
| 3.4 符号数据缓存与触发设计 | 第39-46页 |
| 3.4.1 符号数据的缓存结构设计 | 第40-41页 |
| 3.4.2 主控状态机设计 | 第41-44页 |
| 3.4.3 触发单元设计 | 第44-46页 |
| 3.5 解调模块的功耗分析及电源设计 | 第46-48页 |
| 3.6 本章小结 | 第48-49页 |
| 第四章 主控模块及数据的高速传输设计 | 第49-66页 |
| 4.1 主控模块硬件电路设计 | 第49-52页 |
| 4.1.1 COM Express接口连接 | 第49-50页 |
| 4.1.2 显示控制设计 | 第50页 |
| 4.1.3 外存储设备 | 第50-51页 |
| 4.1.4 数据服务接口设计 | 第51-52页 |
| 4.2 符号数据的高速DMA传输 | 第52-64页 |
| 4.2.1 PCI Express协议及事务机制 | 第52-56页 |
| 4.2.2 PCI Express IP Core及时序分析 | 第56-59页 |
| 4.2.3 基于PCI Express接口的DMA传输设计 | 第59-64页 |
| 4.3 主控模块电源分析及设计 | 第64-65页 |
| 4.4 本章小结 | 第65-66页 |
| 第五章 高码率矢量信号测量系统的测试结果与分析 | 第66-79页 |
| 5.1 硬件平台调试 | 第66-67页 |
| 5.1.1 电源测试 | 第66-67页 |
| 5.2 系统数据接口测试分析 | 第67-76页 |
| 5.2.1 ADC采样性能测试 | 第67-69页 |
| 5.2.2 FPGA芯片间接口性能测试 | 第69-71页 |
| 5.2.3 基于PCI Express接口的高速DMA传输测试 | 第71-75页 |
| 5.2.4 基于DDR3 SDRAM的板载缓存测试 | 第75-76页 |
| 5.3 硬件平台综合性能测试 | 第76-78页 |
| 5.4 本章小结 | 第78-79页 |
| 第六章 总结与展望 | 第79-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-83页 |
| 附录 | 第83-85页 |
