并行高速通信解调系统中同步技术的研究与实现
| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 论文研究背景与意义 | 第9-10页 |
| 1.2 国内外研究现状及发展趋势 | 第10-13页 |
| 1.2.1 高速通信解调技术 | 第10页 |
| 1.2.2 解调系统的同步技术 | 第10-13页 |
| 1.3 论文的主要内容与结构安排 | 第13-15页 |
| 第二章 并行高速通信解调系统总体方案研究 | 第15-28页 |
| 2.1 通信解调系统基本架构的选择 | 第15-16页 |
| 2.2 高速通信解调系统设计要求 | 第16-17页 |
| 2.3 高速通信解调系统关键技术分析 | 第17-25页 |
| 2.3.1 输入中频分析 | 第17-18页 |
| 2.3.2 传输码率分析 | 第18页 |
| 2.3.3 基带滤波器分析 | 第18-20页 |
| 2.3.4 调制制式分析 | 第20-24页 |
| 2.3.5 同步技术分析 | 第24-25页 |
| 2.4 并行高速通信解调系统设计方案 | 第25-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第三章 并行定时同步环路研究 | 第28-45页 |
| 3.1 定时同步概述 | 第28-29页 |
| 3.2 传统串行定时误差估计算法分析 | 第29-34页 |
| 3.2.1 M&M误差估计算法 | 第29页 |
| 3.2.2 早迟门误差估计算法 | 第29-30页 |
| 3.2.3 Gardner误差估计算法 | 第30-31页 |
| 3.2.4 数字滤波平方定时算法 | 第31-34页 |
| 3.2.5 算法比较 | 第34页 |
| 3.3 定时同步算法的并行实现 | 第34-39页 |
| 3.3.1 定时误差估计的并行实现 | 第34-36页 |
| 3.3.2 定时误差补偿的并行实现 | 第36-38页 |
| 3.3.3 并行定时同步算法仿真 | 第38-39页 |
| 3.4 并行定时同步模块逻辑实现及仿真验证 | 第39-44页 |
| 3.4.1 逻辑实现 | 第39-42页 |
| 3.4.2 功能仿真 | 第42-44页 |
| 3.5 本章小结 | 第44-45页 |
| 第四章 并行载波同步环路研究 | 第45-68页 |
| 4.1 载波同步概述 | 第45-46页 |
| 4.2 传统串行载波同步算法分析 | 第46-50页 |
| 4.2.1 直接判决法 | 第46-47页 |
| 4.2.2 简化星座法 | 第47-48页 |
| 4.2.3 极性判决法 | 第48-50页 |
| 4.2.4 算法比较 | 第50页 |
| 4.3 载波同步算法的并行实现 | 第50-61页 |
| 4.3.1 并行载波同步模块整体结构 | 第50-52页 |
| 4.3.2 误差计算模块设计 | 第52-57页 |
| 4.3.3 环路滤波器设计 | 第57-58页 |
| 4.3.4 数控振荡器设计 | 第58-59页 |
| 4.3.5 并行载波同步算法仿真 | 第59-61页 |
| 4.4 并行载波同步模块逻辑实现及仿真验证 | 第61-67页 |
| 4.4.1 逻辑实现 | 第61-65页 |
| 4.4.2 功能仿真 | 第65-67页 |
| 4.5 本章小结 | 第67-68页 |
| 第五章 并行高速通信解调系统同步模块功能测试 | 第68-81页 |
| 5.1 测试硬件平台介绍 | 第68-70页 |
| 5.2 并行定时同步模块功能测试 | 第70-73页 |
| 5.3 并行载波同步模块功能测试 | 第73-79页 |
| 5.4 逻辑资源使用情况 | 第79-80页 |
| 5.5 本章小结 | 第80-81页 |
| 第六章 全文总结与展望 | 第81-83页 |
| 6.1 全文总结 | 第81-82页 |
| 6.2 后续工作展望 | 第82-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-87页 |
| 附录 | 第87-88页 |
