高速多通道数据传输系统的设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 1 绪论 | 第10-16页 |
| ·课题研究背景及目的 | 第10-12页 |
| ·国内外研究现状 | 第12-14页 |
| ·课题研究内容及章节架构 | 第14-16页 |
| 2 系统指标及通信协议分析 | 第16-23页 |
| ·系统指标分析 | 第16-17页 |
| ·系统硬件指标 | 第16页 |
| ·系统性能指标 | 第16-17页 |
| ·系统总体设计方案 | 第17页 |
| ·通信协议概述 | 第17-22页 |
| ·PCI-E 总线特点 | 第18-19页 |
| ·PCI-E 总线分层协议 | 第19-21页 |
| ·PCI-E 总线通信方式 | 第21页 |
| ·PCI-E 总线通信实现方案 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 3 系统硬件设计 | 第23-48页 |
| ·系统硬件总体架构 | 第23-24页 |
| ·多通道 LVDS 传输 | 第24-31页 |
| ·LVDS 传输技术特点 | 第24-25页 |
| ·多通道 LVDS 硬件电路设计 | 第25-31页 |
| ·高速大容量数据缓存 | 第31-36页 |
| ·高速大容量数据缓存设计方案 | 第31-33页 |
| ·DDR3 缓存模块电路设计 | 第33-36页 |
| ·系统外围电路设计 | 第36-45页 |
| ·电源设计模块 | 第36-40页 |
| ·FPGA 选型及配置电路模块 | 第40-43页 |
| ·时钟电路模块 | 第43-45页 |
| ·PCB 设计 | 第45-47页 |
| ·高速电路板信号完整性设计方案 | 第45-46页 |
| ·PCI-E 接口及 DDR3 PCB 设计 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 4 FPGA 逻辑设计 | 第48-66页 |
| ·系统总体逻辑设计 | 第48页 |
| ·多通道 LVDS 逻辑控制 | 第48-52页 |
| ·数据帧结构 | 第48-51页 |
| ·时序逻辑 | 第51-52页 |
| ·DDR3 高速数据缓存的逻辑控制 | 第52-57页 |
| ·基于 DDR3 的 VFIFO 模块设计 | 第52-53页 |
| ·VFIFO 读写逻辑控制 | 第53-57页 |
| ·PCI-E 总线通信的逻辑控制 | 第57-65页 |
| ·PCI-E IP Core 的配置 | 第58-61页 |
| ·PCI-E 总线 DMA 逻辑设计 | 第61-65页 |
| ·本章小结 | 第65-66页 |
| 5 传输系统测试及结果分析 | 第66-73页 |
| ·测试平台搭建 | 第66页 |
| ·FPGA 逻辑功能验证 | 第66-70页 |
| ·计算机数据文件分析 | 第70-72页 |
| ·本章小结 | 第72-73页 |
| 6 总结与展望 | 第73-75页 |
| ·总结 | 第73页 |
| ·展望 | 第73-75页 |
| 参考文献 | 第75-78页 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 | 第78-79页 |
| 致谢 | 第79-80页 |
