| 摘要 | 第1-6页 |
| Abstract | 第6-12页 |
| 1 绪论 | 第12-16页 |
| ·课题研究的背景及意义 | 第12-13页 |
| ·国内外的技术发展趋势 | 第13-14页 |
| ·时间统一技术的发展 | 第13-14页 |
| ·PCI Express总线接口技术的发展 | 第14页 |
| ·论文的主要内容 | 第14-15页 |
| ·论文的结构 | 第15-16页 |
| 2 系统总体方案及关键技术介绍 | 第16-30页 |
| ·系统性能指标及主要功能 | 第16-17页 |
| ·系统性能指标 | 第16页 |
| ·系统主要功能 | 第16-17页 |
| ·总体方案设计 | 第17-18页 |
| ·系统关键技术简介 | 第18-25页 |
| ·IRIG-B码的技术简介 | 第18-19页 |
| ·北斗及GPS技术简介 | 第19-20页 |
| ·PCI Express总线技术简介 | 第20-25页 |
| ·系统相关芯片选择 | 第25-30页 |
| ·系统中央处理器选择 | 第25-27页 |
| ·北斗/GPS双模芯片选择 | 第27-28页 |
| ·PCI Express总线驱动芯片选择 | 第28-30页 |
| 3 时统系统的总体硬件设计 | 第30-44页 |
| ·北斗/GPS双模芯片接口设计 | 第31-32页 |
| ·IRIG-B(DC)码的编解码硬件电路设计 | 第32-33页 |
| ·IRIG-B(DC)码编码电路设计 | 第32页 |
| ·IRIG-B(DC)码解码电路设计 | 第32-33页 |
| ·IRIG-B(AC)码的编解码硬件电路设计 | 第33-36页 |
| ·IRIG-B(AC)码编码电路设计 | 第33-34页 |
| ·IRIG-B(AC)码解码电路设计 | 第34-36页 |
| ·PCI Express总线驱动芯片硬件电路设计 | 第36-40页 |
| ·CH367接口硬件原理图设计 | 第37-38页 |
| ·硬件中断 | 第38-39页 |
| ·外部存储空间 | 第39-40页 |
| ·系统外围接口设计 | 第40-44页 |
| ·RS232串口通信 | 第40-41页 |
| ·FPGA的程序下载及存储硬件电路设计 | 第41页 |
| ·电源部分硬件电路设计 | 第41-44页 |
| 4 时统系统的逻辑及软件程序设计 | 第44-62页 |
| ·系统逻辑设计 | 第44-56页 |
| ·北斗/GPS双模切换逻辑设计 | 第45-49页 |
| ·IRIG-B码编码逻辑设计 | 第49-51页 |
| ·IRIG-B码解码逻辑设计 | 第51-56页 |
| ·PCI Express总线应用软件设计 | 第56-62页 |
| ·双口RAM模块设计 | 第56-59页 |
| ·应用软件设计 | 第59-62页 |
| 5 实验结果测试与分析 | 第62-68页 |
| ·IRIG-B码编码结果分析 | 第63-64页 |
| ·IRIG-B(DC)码编码结果分析 | 第63页 |
| ·IRIG-B(AC)码编码结果分析 | 第63-64页 |
| ·IRIG-B码解码结果分析 | 第64-66页 |
| ·IRIG-B(DC)码解码结果分析 | 第64-65页 |
| ·IRIG-B(AC)码解码结果分析 | 第65-66页 |
| ·基于PCI Express总线的数据交互结果分析 | 第66-68页 |
| 6 总结与展望 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 附录 | 第74-76页 |
| 致谢 | 第76-78页 |
| 作者简介 | 第78页 |