| 摘要 | 第1-6页 |
| Abstract | 第6-8页 |
| 目录 | 第8-11页 |
| 插图索引 | 第11-13页 |
| 附表索引 | 第13-14页 |
| 第1章 绪论 | 第14-21页 |
| ·课题的研究背景 | 第14-15页 |
| ·频率合成器的发展历程及分类 | 第15-16页 |
| ·UHF RFID 频率合成器的研究现状 | 第16-19页 |
| ·论文的主要研究内容 | 第19页 |
| ·论文的组织结构 | 第19-21页 |
| 第2章 锁相环频率合成器的体系结构 | 第21-28页 |
| ·引言 | 第21页 |
| ·锁相环频率合成器的结构 | 第21-22页 |
| ·模块电路的工作原理 | 第22-26页 |
| ·鉴频鉴相器 | 第22-23页 |
| ·电荷泵 | 第23页 |
| ·压控振荡器 | 第23-24页 |
| ·环路滤波器 | 第24-26页 |
| ·分频器 | 第26页 |
| ·锁相环频率合成器的性能指标 | 第26-27页 |
| ·频率范围 | 第26页 |
| ·频率间隔 | 第26-27页 |
| ·频谱纯度 | 第27页 |
| ·锁定时间 | 第27页 |
| ·功耗 | 第27页 |
| ·本章小结 | 第27-28页 |
| 第3章 UHF RFID 频率合成器的系统设计 | 第28-40页 |
| ·引言 | 第28页 |
| ·锁相环的系统分析 | 第28-32页 |
| ·锁相环线性相位域模型 | 第28-30页 |
| ·锁相环环路的特性 | 第30-31页 |
| ·锁相环的噪声分析 | 第31-32页 |
| ·UHF RFID 频率合成器的系统结构 | 第32-33页 |
| ·锁相环环路参数的设计及优化 | 第33-35页 |
| ·环路参数的设计 | 第34-35页 |
| ·环路参数的优化 | 第35页 |
| ·锁相环的系统仿真 | 第35-37页 |
| ·系统仿真的必要性 | 第35页 |
| ·稳定性仿真模型 | 第35-36页 |
| ·瞬态响应仿真模型 | 第36页 |
| ·相位噪声仿真模型 | 第36-37页 |
| ·UHF RFID 频率合成器的环路参数 | 第37-39页 |
| ·UHF RFID 频率合成器环路参数的设计 | 第37-38页 |
| ·系统仿真结果 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 第4章 新型低电压低功耗 QVCO 的设计 | 第40-47页 |
| ·引言 | 第40页 |
| ·提出的 QVCO 电路 | 第40-42页 |
| ·电流复用结构 LC-VCO 的分析 | 第42-43页 |
| ·P&N-MOS 管耦合原理分析 | 第43-44页 |
| ·仿真结果 | 第44-46页 |
| ·小结 | 第46-47页 |
| 第5章 低功耗多模分频器的设计 | 第47-55页 |
| ·引言 | 第47页 |
| ·可编程分频器的概述 | 第47-48页 |
| ·可编程分频器的结构 | 第48-49页 |
| ·双模前置型可编程分频器 | 第48-49页 |
| ·多模分频器 | 第49页 |
| ·设计的多模分频器 | 第49-54页 |
| ·电路结构 | 第49-50页 |
| ·具体实现电路 | 第50-52页 |
| ·仿真结果 | 第52-54页 |
| ·本章小结 | 第54-55页 |
| 第6章 UHF RFID 频率合成器的电路设计 | 第55-66页 |
| ·鉴频鉴相器电路设计 | 第55-56页 |
| ·电荷泵和环路滤波器的设计 | 第56页 |
| ·多模分频器的设计 | 第56-57页 |
| ·压控振荡器和 2 分频器的设计 | 第57-61页 |
| ·1.8 GHz LC-VCO 的设计 | 第58-59页 |
| ·2 分频器电路设计 | 第59-61页 |
| ·VCO 和 2 分频器的仿真 | 第61-62页 |
| ·UHF RFID 频率合成器整体电路的仿真 | 第62-64页 |
| ·本章小结 | 第64-66页 |
| 总结与展望 | 第66-68页 |
| 参考文献 | 第68-73页 |
| 附录 A (攻读硕士学位期间所发表的学术论文目录) | 第73-74页 |
| 附录 B (攻读硕士学位期间所参与的科研活动) | 第74-75页 |
| 致谢 | 第75页 |