| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-14页 |
| ·导航系统简介 | 第10-11页 |
| ·导航计算机发展状况 | 第11页 |
| ·基于 FPGA 的多核技术发展现状 | 第11-12页 |
| ·论文的意义和主要内容 | 第12-14页 |
| 第2章 系统原理与总体设计方案 | 第14-34页 |
| ·惯性导航系统的基本原理 | 第14-17页 |
| ·常用坐标系 | 第14-16页 |
| ·惯性导航基本方程 | 第16-17页 |
| ·四元数法原理 | 第17-18页 |
| ·四元数的微分方程 | 第18页 |
| ·四元数的四阶龙格库塔算法 | 第18页 |
| ·捷联惯导系统的工作原理 | 第18-20页 |
| ·惯性传感器的原理 | 第20-22页 |
| ·陀螺仪基本特性 | 第20-21页 |
| ·加速度计原理 | 第21-22页 |
| ·导航计算机的性能要求 | 第22-29页 |
| ·FPGA 的双核架构 | 第22-23页 |
| ·自治多处理器 | 第23-24页 |
| ·共享资源的多处理器 | 第24-27页 |
| ·FPGA 选型 | 第27-29页 |
| ·基于 FPGA 的 SOPC 设计 | 第29-33页 |
| ·基于 FPGA 嵌入 IP 硬核的 SOPC 系统 | 第29-30页 |
| ·基于 FPGA 嵌入 IP 软核的 SOPC 系统 | 第30页 |
| ·Avalon 总线 | 第30-31页 |
| ·SOPC 开发流程 | 第31-33页 |
| ·本章小结 | 第33-34页 |
| 第3章 系统硬件电路设计 | 第34-44页 |
| ·系统平台整体设计 | 第34页 |
| ·陀螺仪硬件连接设计 | 第34-36页 |
| ·加速度计硬件连接设计 | 第36-38页 |
| ·FPGA 系统硬件连接设计 | 第38-43页 |
| ·电源电路设计 | 第38-39页 |
| ·JTAG 与 AS 电路设计 | 第39-40页 |
| ·SDRAM 电路设计 | 第40-42页 |
| ·UART 电路设计 | 第42-43页 |
| ·FPGA 芯片电路管脚连接 | 第43页 |
| ·本章小结 | 第43-44页 |
| 第4章 系统软件程序设计 | 第44-55页 |
| ·FPGA 资源配置的设计过程 | 第44-49页 |
| ·SOPC Builder 软件上的资源配置 | 第44-48页 |
| ·Quartus II 软件上的资源配置 | 第48-49页 |
| ·FPGA 程序设计过程 | 第49-54页 |
| ·数据采集模块 | 第50-51页 |
| ·双 CPU 通信模块 | 第51-54页 |
| ·数据处理模块 | 第54页 |
| ·数据传输模块 | 第54页 |
| ·本章小结 | 第54-55页 |
| 第5章 导航计算机系统调试与仿真 | 第55-60页 |
| ·硬件调试 | 第55-56页 |
| ·Nios II IDE 软件调试 | 第56-57页 |
| ·数据分析 | 第57-59页 |
| ·本章小结 | 第59-60页 |
| 结论 | 第60-62页 |
| 参考文献 | 第62-65页 |
| 攻读博士学位期间发表的论文和取得的科研成果 | 第65-66页 |
| 致谢 | 第66页 |