电子对抗仿真试验评估系统中通用信号处理系统的实现
| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 1 绪论 | 第9-12页 |
| ·研究背景及其意义 | 第9-10页 |
| ·研究的目的 | 第10-11页 |
| ·论文的结构 | 第11-12页 |
| 2 通用信号处理理论 | 第12-19页 |
| ·通用信号处理概述 | 第12-13页 |
| ·并行处理 | 第13-15页 |
| ·并行处理简介 | 第13页 |
| ·处理单元 | 第13-14页 |
| ·并行处理机网络结构 | 第14-15页 |
| ·并行算法 | 第15页 |
| ·信号处理模块化 | 第15-19页 |
| ·信号处理机模块化的必要性 | 第15-16页 |
| ·模块化雷达信号处理机的特点 | 第16-17页 |
| ·雷达信号处理机模块化技术方案 | 第17-19页 |
| ·技术途径及实现方法 | 第17-18页 |
| ·主要模块 | 第18-19页 |
| 3 信号处理器介绍 | 第19-23页 |
| ·概述 | 第19页 |
| ·DSP处理器特点 | 第19-20页 |
| ·FPGA特点 | 第20页 |
| ·基于DSP和FPGA的信号处理系统的设计 | 第20-21页 |
| ·DSP+FPGA结构 | 第20-21页 |
| ·数据传输与互联技术 | 第21-23页 |
| 4 通用信号处理系统的实现 | 第23-59页 |
| ·概述 | 第23页 |
| ·通用信号处理机设计思想 | 第23-24页 |
| ·通用信号处理平台选择 | 第24-25页 |
| ·通用信号处理平台组成 | 第25-26页 |
| ·工作原理 | 第26-27页 |
| ·硬件模块 | 第27-35页 |
| ·中频宽带接收模块 | 第28-29页 |
| ·通用处理模块 | 第29-32页 |
| ·RACEway | 第32-33页 |
| ·高速数字并行I/O | 第33-34页 |
| ·定时器 | 第34-35页 |
| ·软件模块 | 第35-37页 |
| ·软件模块分类 | 第35页 |
| ·软件模块与处理模块的对应关系 | 第35-37页 |
| ·雷达信号处理抗干扰措施 | 第37-51页 |
| ·概述 | 第37-38页 |
| ·脉冲压缩 | 第38-41页 |
| ·实现方法 | 第38-39页 |
| ·加权抑制技术 | 第39-41页 |
| ·单脉冲测角体制 | 第41页 |
| ·脉冲多普勒 | 第41-43页 |
| ·MTI | 第43-45页 |
| ·MTD | 第45-47页 |
| ·恒虚警 | 第47-49页 |
| ·旁瓣对消 | 第49-50页 |
| ·旁瓣匿影 | 第50-51页 |
| ·关键技术实现 | 第51-56页 |
| ·中频采样和数字下变频技术 | 第51-52页 |
| ·数字脉冲压缩 | 第52-55页 |
| ·通道间同步 | 第55-56页 |
| ·信号处理、测距、测速一体化设计 | 第56-59页 |
| ·概述 | 第56-57页 |
| ·一体化设计的实现与系统调试 | 第57-59页 |
| 5 结论 | 第59-62页 |
| ·研制总结 | 第59-60页 |
| ·信号处理发展展望 | 第60-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-64页 |
