| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-13页 |
| ·雷达信号处理技术的发展概况 | 第9页 |
| ·可编程器件的发展与片上系统的应用 | 第9-12页 |
| ·本文的来源和组织结构 | 第12-13页 |
| 第二章 雷达信号处理原理及算法仿真 | 第13-29页 |
| ·回波的产生 | 第13-15页 |
| ·脉冲压缩基本原理 | 第15-18页 |
| ·线性调频脉冲压缩的基本原理 | 第15-18页 |
| ·动目标显示基本原理 | 第18-21页 |
| ·对消处理原理 | 第18-20页 |
| ·数字式动目标(DMTI) | 第20-21页 |
| ·动目标检测基本原理 | 第21-22页 |
| ·窄带多普勒滤波器组处理 | 第21-22页 |
| ·恒虚警基本原理 | 第22-25页 |
| ·雷达自动检测 | 第22-23页 |
| ·恒虚警处理的原理 | 第23-25页 |
| ·雷达信号处理系统仿真 | 第25-28页 |
| ·本章小结 | 第28-29页 |
| 第三章 雷达信号处理通用芯片简介 | 第29-39页 |
| ·主要功能 | 第29页 |
| ·基本特性 | 第29页 |
| ·整体结构框图 | 第29-30页 |
| ·存储系统 | 第30-31页 |
| ·主要I/O口描述 | 第31-32页 |
| ·芯片内部模块介绍 | 第32-37页 |
| ·协处理器 | 第32-33页 |
| ·CPU(DSP核) | 第33-34页 |
| ·时钟处理模块 | 第34页 |
| ·控制寄存器组 | 第34-37页 |
| ·芯片工作过程 | 第37-38页 |
| ·小结 | 第38-39页 |
| 第四章 验证系统总体设计 | 第39-45页 |
| ·ASIC设计向FPGA设计的转换 | 第39-41页 |
| ·芯片选型 | 第41-42页 |
| ·系统的总体设计 | 第42-44页 |
| ·小结 | 第44-45页 |
| 第五章 验证系统的软硬件设计 | 第45-58页 |
| ·系统硬件结构 | 第45-51页 |
| ·系统存储电路 | 第45-47页 |
| ·电源、晶振、复位模块 | 第47-49页 |
| ·DSP | 第49-50页 |
| ·FPGA的硬件设计 | 第50-51页 |
| ·软件设计 | 第51-56页 |
| ·FLASH的读写控制程序设计 | 第52-54页 |
| ·雷达信号处理通用芯片控制信号的产生 | 第54-55页 |
| ·其它接口控制程序设计 | 第55-56页 |
| ·实物照片 | 第56-57页 |
| ·小结 | 第57-58页 |
| 第六章 硬件系统调试与芯片验证 | 第58-68页 |
| ·系统主板的整体架构 | 第58页 |
| ·系统主板的焊接 | 第58-59页 |
| ·系统单元电路调试 | 第59-61页 |
| ·电源、晶振及复位电路 | 第59-60页 |
| ·XC2VP70及 JTAG接口电路 | 第60页 |
| ·TMS320C6711B及 JTAG接口电路 | 第60页 |
| ·SDRAM和 FLASH接口电路的调试 | 第60-61页 |
| ·雷达信号处理通用芯片的验证 | 第61-67页 |
| ·自验证 | 第61-63页 |
| ·通过90bit I/O口验证 | 第63-64页 |
| ·通过50bit I/O口和90bit I/O口验证 | 第64页 |
| ·验证流程 | 第64-67页 |
| ·本章小结 | 第67-68页 |
| 结论 | 第68-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-71页 |
| 在学期间的研究成果 | 第71页 |