| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-17页 |
| ·传统计算模式的瓶颈 | 第10-11页 |
| ·发展的解决方法 | 第11-14页 |
| ·ASIC 技术 | 第11-12页 |
| ·FPGA 可重构技术 | 第12-14页 |
| ·可重构系统的优点 | 第14-15页 |
| ·论文结构及内容安排 | 第15-17页 |
| 第二章 动态重构的基础与原理 | 第17-35页 |
| ·FPGA 的发展 | 第17-19页 |
| ·FPGA 发展历史 | 第17-18页 |
| ·FPGA 编程工艺 | 第18-19页 |
| ·Xilinx FPGA 介绍 | 第19-24页 |
| ·Xilinx FPGA 基本构成 | 第19-21页 |
| ·FPGA 设计过程 | 第21-24页 |
| ·FPGA 配置方法 | 第24-29页 |
| ·配置流程 | 第24-27页 |
| ·串行配置接口 | 第27-28页 |
| ·SelectMap 配置接口 | 第28-29页 |
| ·可重构技术原理 | 第29-33页 |
| ·可重构系统分类 | 第29-31页 |
| ·重构设计方法分析 | 第31-33页 |
| ·小结 | 第33-35页 |
| 第三章 硬件设计总体及原则分析 | 第35-44页 |
| ·总体设计分析 | 第35-36页 |
| ·硬件设计原则 | 第36-43页 |
| ·并发开关噪声 | 第37-40页 |
| ·减小系统噪声的措施 | 第40-42页 |
| ·正确端结信号线以减少反射 | 第42-43页 |
| ·小结 | 第43-44页 |
| 第四章 动态重构的硬件系统设计 | 第44-57页 |
| ·FPGA 配置硬件设计 | 第44-48页 |
| ·JTAG | 第45-46页 |
| ·Platform flash memory | 第46-47页 |
| ·CPLD+ Linear flash | 第47-48页 |
| ·电源系统 | 第48-52页 |
| ·电源芯片的选择 | 第48-49页 |
| ·电源模块电路设计 | 第49-50页 |
| ·电源模块的PCB 设计 | 第50-52页 |
| ·串口即通用异步收发器（UART） | 第52页 |
| ·时钟、开关和按钮 | 第52-53页 |
| ·AC’97 音频编码器设计 | 第53-54页 |
| ·系统扩展接口 | 第54-55页 |
| ·小结 | 第55-57页 |
| 第五章 系统软件设计及验证 | 第57-74页 |
| ·软件设计规范及实验说明 | 第57-58页 |
| ·基于加减法以及LED 跑马灯的重构设计 | 第58-66页 |
| ·HDL 源文件建立 | 第58-59页 |
| ·HDL 综合 | 第59-60页 |
| ·PlanAhead 流程 | 第60-64页 |
| ·系统验证与测试 | 第64-66页 |
| ·基于AC97 标准的嵌入式滤音器重构软件设计及验证 | 第66-73页 |
| ·EDK 软件流程 | 第67-69页 |
| ·PlanAhead 流程以及软件验证实现 | 第69-71页 |
| ·验证 | 第71-73页 |
| ·小结 | 第73-74页 |
| 第六章 总结与展望 | 第74-76页 |
| ·总结 | 第74页 |
| ·展望 | 第74-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-79页 |
| 附录 | 第79-81页 |
| 攻硕期间取得的研究成果 | 第81-82页 |