| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·研究背景 | 第9-10页 |
| ·国内外发展状况 | 第10-11页 |
| ·未来技术发展方向及趋势 | 第11-12页 |
| ·论文内容安排 | 第12页 |
| ·主要工作 | 第12-14页 |
| 第二章 机载吊舱通用数据链总体方案 | 第14-24页 |
| ·通用数据链总体网络 | 第14-15页 |
| ·通用数据链终端 | 第15-16页 |
| ·通用数据链机载终端 | 第15页 |
| ·通用数据链地面终端 | 第15-16页 |
| ·通用数据链吊舱终端 | 第16页 |
| ·吊舱通用数据链技术及架构设计 | 第16-23页 |
| ·传输帧结构 | 第19页 |
| ·信源 | 第19页 |
| ·吊舱通用数据链系统流程功能 | 第19-23页 |
| ·小结 | 第23-24页 |
| 第三章 基于OQPSK 调制解调技术的研究 | 第24-40页 |
| ·OQPSK 调制解调原理 | 第24-25页 |
| ·OQPSK 数字同步算法研究 | 第25-39页 |
| ·OQPSK 解调中的时钟恢复 | 第26-29页 |
| ·定时恢复的具体实现 | 第29-33页 |
| ·基于硬判决COSTAS 环法的OQPSK 解调载波恢复 | 第33-34页 |
| ·环路滤波器 | 第34-35页 |
| ·载波恢复的具体实现 | 第35-39页 |
| ·小结 | 第39-40页 |
| 第四章 调制解调硬件电路实现 | 第40-53页 |
| ·基于FPGA 的高速数据OQPSK 调制方案 | 第40-45页 |
| ·D/A 转换芯片与I/Q 调制器 | 第40-42页 |
| ·产生I/Q 调制器本振的PLL 电路 | 第42-44页 |
| ·PCI9054 芯片接口 | 第44-45页 |
| ·基于FPGA 的高速数据OQPSK 解调方案 | 第45-50页 |
| ·自动增益控制（AGC）电路 | 第46-47页 |
| ·A/D 采样芯片与A/D 采样时钟电路 | 第47-50页 |
| ·CPCI 系统主板 | 第50-52页 |
| ·本系统调制解调板卡和机箱实物图 | 第52页 |
| ·小结 | 第52-53页 |
| 第五章 结论和展望 | 第53-55页 |
| ·本论文研究总结 | 第53页 |
| ·展望 | 第53-55页 |
| 致谢 | 第55-56页 |
| 参考文献 | 第56-58页 |
| 作者攻读硕士期间取得的成果 | 第58-59页 |