JPEG高速编码芯片的设计及其性能优化
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-10页 |
| ·论文选题的背景及意义 | 第7-8页 |
| ·国内外研究现状 | 第8-9页 |
| ·课题研究目标 | 第9页 |
| ·论文组织结构 | 第9-10页 |
| 第二章 集成电路设计基础 | 第10-17页 |
| ·系统设计流程 | 第10页 |
| ·ASIC设计流程 | 第10-11页 |
| ·电路设计 | 第11-14页 |
| ·行为级设计 | 第12页 |
| ·RTL级设计 | 第12-13页 |
| ·门级设计 | 第13页 |
| ·晶体管级设计 | 第13-14页 |
| ·电路仿真 | 第14页 |
| ·FPGA的设计 | 第14-15页 |
| ·Verilog硬件设计语言 | 第15-16页 |
| ·设计过程中使用的语言及软件工具 | 第16-17页 |
| 第三章 JPEG编码方法概述及芯片整体设计思想 | 第17-30页 |
| ·引言 | 第17页 |
| ·无失真的预测编码 | 第17-18页 |
| ·基于DCT的有失真压缩编码概述 | 第18页 |
| ·各步骤的具体实现 | 第18-25页 |
| ·将图像分成8*8的块 | 第18-19页 |
| ·DCT变换 | 第19-20页 |
| ·根据量化表进行量化 | 第20-21页 |
| ·根据熵编码表进行熵码 | 第21-25页 |
| ·JPEG文件格式 | 第25-26页 |
| ·整体设计思想 | 第26-30页 |
| ·Top-Down模块化设计方法 | 第27-28页 |
| ·流水线结构 | 第28-30页 |
| 第四章 JPEG编码器各个模块的设计实现 | 第30-63页 |
| ·二维DCT模块的整体设计 | 第30-37页 |
| ·二维DCT变换的一维实现算法 | 第30-35页 |
| ·整体设计及子模块的划分 | 第35-37页 |
| ·一维DCT单元的设计 | 第37-48页 |
| ·一维DCT的基2递归分解算法 | 第37-40页 |
| ·一维DCT模块的流水线结构 | 第40-41页 |
| ·关键路径上专用高速加法器和乘法器的优化设计方案 | 第41-45页 |
| ·非关键路径上的面积优化方案 | 第45-48页 |
| ·蝶形运算单元2的流水线结构 | 第48-49页 |
| ·二维DCT模块的验证 | 第49-52页 |
| ·量化模块设计及验证 | 第52-55页 |
| ·量化模块的流水线结构 | 第52-54页 |
| ·设计验证 | 第54-55页 |
| ·熵编码模块的设计及验证 | 第55-60页 |
| ·哈夫曼编码原理 | 第55-56页 |
| ·熵编码模块的流水线结构 | 第56-58页 |
| ·设计验证 | 第58-60页 |
| ·FPGA验证结果 | 第60-63页 |
| ·FPGA芯片的选择 | 第60页 |
| ·综合结果 | 第60-61页 |
| ·验证方法及结果 | 第61-63页 |
| 第五章 JPEG图像的比特率控制算法 | 第63-72页 |
| ·问题的提出 | 第63页 |
| ·JPEG量化及编码方法简介 | 第63-64页 |
| ·比特率控制算法及自适应量化表的设计 | 第64-68页 |
| ·基本量化矩阵 | 第64页 |
| ·量化因子的确定 | 第64-66页 |
| ·比特率控制算法 | 第66-68页 |
| ·实验结果 | 第68-70页 |
| ·客观评价 | 第68-69页 |
| ·主观评价 | 第69-70页 |
| ·量化运算的优化 | 第70-72页 |
| 第六章 总结与展望 | 第72-74页 |
| ·总结 | 第72页 |
| ·展望 | 第72-74页 |
| ·JPEG2000 | 第72-73页 |
| ·MPEG | 第73-74页 |
| 参考文献 | 第74-77页 |
| 研究生期间发表论文 | 第77-78页 |
| 致谢 | 第78-79页 |
| 西北工业大学学位论文知识产权声明书 | 第79页 |
| 西北工业大学学位论文原创性声明 | 第79页 |
