| 摘要 | 第1-5页 |
| ABSTRACT | 第5-6页 |
| 第1章 绪论 | 第6-11页 |
| 1．1 无线自组织网络 | 第6-8页 |
| 1．2 图像采集和显示终端的现状 | 第8页 |
| 1．3 设计目标 | 第8-11页 |
| 第2章 视频接口和视频标准 | 第11-20页 |
| 2．1 彩色电视制式 | 第11-12页 |
| 2．2 CVBS复合视频和S-VIDEO信号及接口 | 第12-13页 |
| 2．3 时间采样率和扫描方式 | 第13-14页 |
| 2．3．1 时间采样率 | 第13页 |
| 2．3．2 逐行扫描和隔行扫描扫描方式 | 第13-14页 |
| 2．4 光、颜色和颜色空间 | 第14-16页 |
| 2．5 YUV采样方式和视频格式 | 第16-17页 |
| 2．5．1 YUV采样方式 | 第16-17页 |
| 2．5．2 视频格式 | 第17页 |
| 2．6 视频传输和接口标准 | 第17-19页 |
| 2．7 小结 | 第19-20页 |
| 第3章 图像终端系统方案分析 | 第20-34页 |
| 3．1 硬件结构方案 | 第20-21页 |
| 3．2 视频编码方案 | 第21-23页 |
| 3．3 视频处理器的选择 | 第23-25页 |
| 3．4 嵌入式芯片处理器选择 | 第25-27页 |
| 3．5 嵌入式操作系统选择 | 第27-29页 |
| 3．6 视频捕捉芯片选择 | 第29-30页 |
| 3．7 TI的集成开发环境(CCS) | 第30-33页 |
| 3．8 小结 | 第33-34页 |
| 第4章 H．264／MPEG-4 PART 10 | 第34-47页 |
| 4．1 ITU-T视频编码标准的发展历程 | 第34-35页 |
| 4．2 H．264与MPEG-4的比较 | 第35-36页 |
| 4．3 H．264的编解码 | 第36-37页 |
| 4．3．1 H．264的编码器 | 第36-37页 |
| 4．3．2 H．264的解码器 | 第37页 |
| 4．4 H．264的框架和分级 | 第37-38页 |
| 4．5 H．264的BASELINE PROFILE | 第38-46页 |
| 4．5．1 宏块预测 | 第39页 |
| 4．5．2 帧间预测 | 第39-42页 |
| 4．5．2．1 树状结构的运动补偿 | 第39-40页 |
| 4．5．2．2 运动矢量 | 第40-41页 |
| 4．5．2．3 运动矢量预测 | 第41-42页 |
| 4．5．3 帧内编码 | 第42-44页 |
| 4．5．4 去块效应滤波器 | 第44页 |
| 4．5．5 变换和量化 | 第44-46页 |
| 4．5．6 数据记录 | 第46页 |
| 4．6 H．264的应用前景 | 第46页 |
| 4．7 小结 | 第46-47页 |
| 第5章 系统实现 | 第47-69页 |
| 5．1 DSP模块 | 第47-51页 |
| 5．1．1 DSP模块的组成 | 第47-48页 |
| 5．1．2 视频解码芯片SAA7114H的配置 | 第48-49页 |
| 5．1．3 DM642 Video Port接口配置 | 第49-51页 |
| 5．2 FPGA模块 | 第51-53页 |
| 5．2．1 FPGA内部双口RAM(d-port ram)实现 | 第52-53页 |
| 5．3 CPU模块 | 第53-54页 |
| 5．4 系统工作流程 | 第54-55页 |
| 5．4．1 视频音频编码 | 第54页 |
| 5．4．2 视频音频解码 | 第54-55页 |
| 5．5 系统实现和优化 | 第55-67页 |
| 5．5．1 DSP的启动过程 | 第55-57页 |
| 5．5．2 FPGA中双口RAM读写速度优化 | 第57-60页 |
| 5．5．3 按帧采集和按场采集方式 | 第60-61页 |
| 5．5．4 多Buffer的图像采集方式 | 第61-62页 |
| 5．5．5 YUV 4∶2∶0到RGB 16-bit的转换 | 第62-64页 |
| 5．5．6 DSP与CPU之间基于双口RAM的数据交换 | 第64-65页 |
| 5．5．7 DSP模块本地视频显示和编码过程 | 第65-67页 |
| 5．6 小结 | 第67-69页 |
| 第6章 总结 | 第69-71页 |
| 参考文献 | 第71-73页 |
| 致谢 | 第73页 |
