| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 1 绪论 | 第9-13页 |
| 1．1 研究背景和意义 | 第9-11页 |
| 1．2 国内外发展现状 | 第11页 |
| 1．3 主要研究内容 | 第11-13页 |
| 2 离散余弦变换(DCT)快速算法及其VLSI 实现综述 | 第13-22页 |
| 2．1 引言 | 第13-14页 |
| 2．2 DCT 快速算法的发展概况 | 第14-16页 |
| 2．3 DCT 算法VLSI 实现的研究现状 | 第16-21页 |
| 2．4 小结 | 第21-22页 |
| 3 离散余弦变换(DCT)的设计和功能仿真 | 第22-53页 |
| 3．1 DCT 的硬件实现算法设计 | 第22-33页 |
| 3．2 TOP-DOWN设计和功能仿真 | 第33-53页 |
| 4 离散余弦变换(DCT)的IP 核设计 | 第53-65页 |
| 4．1 离散余弦变换(DCT)IP 核设计背景 | 第53页 |
| 4．2 知识产权(IP)核的基本概念 | 第53-55页 |
| 4．3 知识产权(IP)核的基本特征 | 第55-56页 |
| 4．4 知识产权(IP)核的大致开发流程 | 第56-60页 |
| 4．5 知识产权(IP)核开发常用的软硬件环境 | 第60页 |
| 4．6 离散余弦变换(DCT)IP 软核的设计 | 第60-65页 |
| 5 离散余弦变换(DCT)IP 核的FPGA 验证 | 第65-86页 |
| 5．1 FPGA 技术概述 | 第65-66页 |
| 5．2 ALTERA公司FPGA 系列概述 | 第66-71页 |
| 5．3 FPGA 验证所需EDA 开发环境概述 | 第71-77页 |
| 5．4 离散余弦变换(DCT)IP 核的FPGA 验证 | 第77-84页 |
| 5．5 本设计与业界销售产品的性能比较 | 第84-86页 |
| 6 离散余弦变换(DCT)IP 核的标准单元ASIC 实现 | 第86-101页 |
| 6．1 标准单元的ASIC 技术概述 | 第86-89页 |
| 6．2 UMC 的CMOS 工艺0．35UM标准单元库概述 | 第89-90页 |
| 6．3 ASIC 设计所需EDA 基本开发环境概述 | 第90-97页 |
| 6．4 离散余弦变换(DCT)IP 核的ASIC 实现 | 第97-100页 |
| 6．5 本设计与业界销售产品的性能比较 | 第100-101页 |
| 7 全文总结与研究工作展望 | 第101-102页 |
| 致谢 | 第102-103页 |
| 参考文献 | 第103-107页 |
| 附录1 作者在攻读硕士学位期间发表的论文 | 第107-108页 |
| 附录2 软核交付件(RTL 源代码) | 第108-109页 |
| 附录3 软核交付件(环境设置文件和综合脚本) | 第109-112页 |
| 附录4 软核交付件(测试平台文件) | 第112-114页 |
| 附录5 软核交付件(产品手册) | 第114-116页 |
