PDP显示驱动芯片中高低压转换电路的设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 绪论 | 第8-12页 |
| 第一章 PDP 驱动芯片中的高低压转换电路 | 第12-20页 |
| ·高低压转换电路的演变与发展 | 第12-17页 |
| ·高低压信号电平转换电路的产生背景 | 第12-13页 |
| ·PDP 驱动芯片中的高低压转换电路的演变与发展 | 第13-16页 |
| ·高压器件的结构 | 第16-17页 |
| ·高低压转换电路的设计原则和设计指标 | 第17-19页 |
| ·信号电平提升电路的设计原则 | 第17页 |
| ·低压延时驱动电路的设计原则 | 第17-18页 |
| ·高低压转换电路的整体设计原则 | 第18页 |
| ·高低压转换电路设计指标 | 第18-19页 |
| 参考文献 | 第19-20页 |
| 第二章 低压延时驱动电路的设计 | 第20-31页 |
| ·低压延时驱动电路的设计指标 | 第20-23页 |
| ·常用低压延时驱动电路的尺寸设计 | 第23-26页 |
| ·延时控制电路的尺寸设计 | 第24页 |
| ·信号驱动电路的尺寸设计 | 第24-26页 |
| ·新型的低压延时驱动电路的设计 | 第26-30页 |
| ·新型电路的延时设计 | 第26-29页 |
| ·新型电路的驱动能力设计 | 第29-30页 |
| 参考文献 | 第30-31页 |
| 第三章 信号电平提升电路的设计 | 第31-44页 |
| ·信号电平提升电路动态特性分析 | 第31-32页 |
| ·高压电路的初始化尺寸参数设计 | 第32-33页 |
| ·高压输出驱动能力设计 | 第33页 |
| ·初始化信号电平提升电路尺寸范围设计 | 第33页 |
| ·初始化的低压驱动时序设计 | 第33页 |
| ·信号电平提升电路尺寸优化设计 | 第33-40页 |
| ·优化方案的思想 | 第34页 |
| ·第一步优化 | 第34-37页 |
| ·第二步优化 | 第37-39页 |
| ·第三步优化 | 第39页 |
| ·最终的电路尺寸 | 第39-40页 |
| ·低压驱动时序优化设计 | 第40-42页 |
| ·第一步优化 | 第40-41页 |
| ·第二步优化 | 第41页 |
| ·最终的低压驱动时序 | 第41-42页 |
| ·高低压电路联调 | 第42-43页 |
| 参考文献 | 第43-44页 |
| 第四章 版图设计及流片结果分析 | 第44-49页 |
| ·高低压转换电路的版图设计 | 第44-47页 |
| ·高压单管版图设计 | 第44-45页 |
| ·隔离设计 | 第45页 |
| ·高低压兼容电路版图设计 | 第45-47页 |
| ·流片测试结果及分析 | 第47-48页 |
| 参考文献 | 第48-49页 |
| 总结与展望 | 第49-53页 |
| 致谢 | 第53-54页 |
| 硕士期间取得的成果 | 第54页 |
