基于FPGA的频率特性测试仪的研制
| 目录 | 第1-6页 |
| 摘要 | 第6-8页 |
| ABSTRACT | 第8-10页 |
| 符号说明 | 第10-11页 |
| 第一章 绪论 | 第11-14页 |
| 1．1 课题提出的背景 | 第11-12页 |
| 1．2 课题研究的意义 | 第12-13页 |
| 1．3 本论文的研究内容及目标 | 第13-14页 |
| 第二章 ROM压缩技术及高速运算算法研究 | 第14-26页 |
| 2．1 DDS系统的杂散分析 | 第14-19页 |
| 2．1．1 理想DDS的频谱分析 | 第14-15页 |
| 2．1．2 杂散来源及改善杂散的方法 | 第15-16页 |
| 2．1．3 ROM压缩方法 | 第16-18页 |
| 2．1．4 本课题采用的减小杂散的方法 | 第18-19页 |
| 2．2 流水线技术 | 第19-23页 |
| 2．2．1 流水线加法器 | 第19-21页 |
| 2．2．2 基于流水线结构的累加器 | 第21-22页 |
| 2．2．3 改进的流水线结构 | 第22-23页 |
| 2．3 高速除法运算方法研究 | 第23-26页 |
| 2．3．1 除法运算的硬件实现 | 第23页 |
| 2．3．2 BCD码除法运算原理 | 第23-24页 |
| 2．3．3 高速循环运算方法 | 第24-26页 |
| 第三章 频率特性测试仪的设计 | 第26-39页 |
| 3．1 技术指标 | 第26页 |
| 3．2 频率特性测试仪的总体设计方案 | 第26-29页 |
| 3．2．1 频率特性测试仪的结构 | 第26-27页 |
| 3．2．2 器件、工具和语言的选择 | 第27-29页 |
| 3．3 微处理器电路 | 第29-34页 |
| 3．3．1 键盘控制模块 | 第29-31页 |
| 3．3．2 FPGA下载配置模块 | 第31-33页 |
| 3．3．3 FPGA接口模块 | 第33-34页 |
| 3．4 FPGA电路 | 第34-35页 |
| 3．5 外围电路 | 第35-39页 |
| 3．5．1 信号调理电路 | 第35-37页 |
| 3．5．2 幅度测量电路 | 第37-39页 |
| 第四章 基于DDS的扫频信号发生器的设计 | 第39-57页 |
| 4．1 扫频信号发生器的总体设计 | 第39-42页 |
| 4．1．1 DDS扫频信号发生器的原理 | 第39-40页 |
| 4．1．2 扫频信号发生器的频率特征量 | 第40-41页 |
| 4．1．3 扫频信号发生器的结构 | 第41-42页 |
| 4．2 数据接收模块的设计 | 第42-44页 |
| 4．3 频率-相位累加器的设计 | 第44-48页 |
| 4．3．1 频率-相位累加器的结构 | 第44-45页 |
| 4．3．2 频率累加器模块 | 第45-47页 |
| 4．3．3 相位累加器 | 第47-48页 |
| 4．4 相位幅度转换模块的设计 | 第48-52页 |
| 4．4．1 相位幅度转换的总体设计 | 第48-49页 |
| 4．4．2 地址转换器 | 第49-50页 |
| 4．4．3 ROM查找表的设计 | 第50-51页 |
| 4．4．4 数据转换器 | 第51-52页 |
| 4．5 控制模块的设计 | 第52-55页 |
| 4．6 扫频信号发生器的设计验证 | 第55-57页 |
| 第五章 频率特性测试模块设计 | 第57-64页 |
| 5．1 频率特性测试原理 | 第57-58页 |
| 5．2 BCD码除法模块的设计实现 | 第58-61页 |
| 5．3 频率特性测试模块的设计 | 第61-64页 |
| 第六章 结语 | 第64-65页 |
| 附录1 原理图 | 第65-68页 |
| 附录2 仿真波形图 | 第68-72页 |
| 参考文献 | 第72-75页 |
| 致谢 | 第75-76页 |
| 攻读硕士研究生期间发表的学术论文 | 第76-77页 |
| 学位论文评阅及答辩情况表 | 第77页 |
