Viterbi译码器的FPGA实现技术研究
| 第1章 绪论 | 第1-12页 |
| ·引言 | 第9页 |
| ·本研究的意义和工程应用价值 | 第9-10页 |
| ·本论文的主要工作 | 第10-11页 |
| ·本章小结 | 第11-12页 |
| 第2章 电子设计自动化与现场可编程门阵列 | 第12-30页 |
| ·电子器件及电子系统设计方法的发展 | 第12-14页 |
| ·电子器件的发展 | 第12-13页 |
| ·电子系统设计方法的发展 | 第13-14页 |
| ·可编程ASIC器件 | 第14-16页 |
| ·简单的PLD | 第15-16页 |
| ·复杂的PLD | 第16页 |
| ·ALTERA公司的FLEX10K系列器件 | 第16-22页 |
| ·FLEX 10K的结构 | 第17-22页 |
| ·FLEX 10K的特点 | 第22页 |
| ·MAX+PLUSⅡ开发工具 | 第22-26页 |
| ·MAX+PLUSⅡ软件的简介 | 第23页 |
| ·MAX+PLUSⅡ设计环境 | 第23-26页 |
| ·VHDL语言简介 | 第26-28页 |
| ·EDA与FPGA | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 第3章 卷积码和VITERBI译码 | 第30-42页 |
| ·卷积码 | 第30-35页 |
| ·卷积码编码器 | 第30-31页 |
| ·编码器的连接矢量表示 | 第31-32页 |
| ·编码器的多项式表示 | 第32页 |
| ·编码器的状态表示 | 第32-34页 |
| ·卷积编码器的网格图 | 第34-35页 |
| ·最大似然译码 | 第35-36页 |
| ·维特比译码 | 第36-41页 |
| ·维特比算法 | 第37-38页 |
| ·维特比译码算法的性能 | 第38-41页 |
| ·本章小结 | 第41-42页 |
| 第4章 VITERBI译码器的FPGA实现 | 第42-63页 |
| ·引言 | 第42页 |
| ·SMDO法简介 | 第42-47页 |
| ·传统方法的分析 | 第42-43页 |
| ·Viterbi译码器幸存路径存储及输出过程分析 | 第43-44页 |
| ·SMDO法 | 第44-46页 |
| ·SMDO法与传统方法的比较 | 第46-47页 |
| ·小约束度Viterbi译码器的实现 | 第47-52页 |
| ·小约束度软判决Viterbi译码器的设计 | 第47-51页 |
| ·小约束度硬判决Viterbi译码器的设计 | 第51-52页 |
| ·大约束度Viterbi译码器的实现 | 第52-61页 |
| ·状态生成模块 | 第53-55页 |
| ·状态度量模块 | 第55-56页 |
| ·加-比-选单元 | 第56-58页 |
| ·状态度量存储控制模块 | 第58-60页 |
| ·最小判决模块 | 第60页 |
| ·其余模块的设计 | 第60-61页 |
| ·设计经验 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第5章 VITERBI译码器的性能分析 | 第63-70页 |
| ·MAX+PLUSⅡ的仿真器 | 第63-64页 |
| ·仿真结果分析 | 第64-69页 |
| ·小约束度的维特比译码器的仿真 | 第64-68页 |
| ·大约束度的维特比译码器的仿真 | 第68-69页 |
| ·本章小结 | 第69-70页 |
| 结论 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第73-74页 |
| 致谢 | 第74页 |
