高速误码率测试仪的接收子系统设计与实现

摘要	第1-9页
ABSTRACT	第9-10页
第一章 绪论	第10-12页
§1.1 本课题的背景	第10页
§1.2 课题的研制任务	第10-12页
第二章 误码率测试仪的总体方案设计	第12-17页
§2.1 数字通信系统的重要性能指标	第12-13页
§2.2 测量仪器的发展状况	第13-15页
§2.3 系统总体方案设计	第15-17页
第三章 误码率测试仪接收子系统的方案设计	第17-33页
§3.1 数字复接／分接的基本概念	第17-18页
§3.2 帧的基本概念	第18-23页
§3.3 同步状态保护和搜捕过程校核	第23-28页
§3.4 帧同步部分方案设计	第28-30页
§3.5 帧同步后的信号处理系统的设计	第30-31页
§3.6 设计方案的可行性验证	第31-33页
第四章 接收子系统分接部分的硬件实现	第33-49页
§4.1 高速电路设计中的基本问题	第33-35页
§4.2 ECL电路设计的基本规则	第35-39页
§4.3 数据分接部分的实现	第39-46页
§4.4 印刷电路板的设计	第46-49页
第五章 FPGA部分的设计与实现	第49-57页
§5.1 FPGA技术	第49-51页
§5.2 FPGA的设计流程	第51-52页
§5.3 FPBA的配置模式	第52页
§5.4 本系统中FPGA部分的实现	第52-57页
结束语	第57-58页
致谢	第58-59页
参考文献：	第59-61页
攻读硕士期间发表的论文	第61页