| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 引言 | 第10-16页 |
| ·研究意义 | 第10-11页 |
| ·国内外研究动态 | 第11-15页 |
| ·论文的主要内容 | 第15-16页 |
| 第二章 流水线ADC 系统级分析 | 第16-24页 |
| ·流水线ADC 结构 | 第16-18页 |
| ·流水线ADC 的主要性能指标 | 第18-21页 |
| ·静态指标 | 第18-20页 |
| ·动态指标 | 第20-21页 |
| ·子AD 的误差源及系统对子AD 的性能要求 | 第21-24页 |
| ·子AD 的误差源 | 第21-22页 |
| ·系统对子AD 的性能要求 | 第22-24页 |
| 第三章 子AD 单元中的模块电路分析 | 第24-36页 |
| ·比较器性能 | 第24-25页 |
| ·比较器的静态特性 | 第24-25页 |
| ·动态特性 | 第25页 |
| ·比较器失调消除技术 | 第25-27页 |
| ·主要的比较器结构 | 第27-32页 |
| ·电压放大型比较器（Amplifier-Type Comparator） | 第27-28页 |
| ·锁存型比较器（Latch-Type Comparator） | 第28-30页 |
| ·开关电容比较器 | 第30-31页 |
| ·预放大锁存比较器 | 第31-32页 |
| ·比较器结构的选择 | 第32-33页 |
| ·电阻网络和编码电路 | 第33-36页 |
| ·电阻串 | 第33-34页 |
| ·编码电路 | 第34-36页 |
| 第四章 子AD 单元电路设计和仿真结果 | 第36-56页 |
| ·比较器拓扑结构 | 第36-38页 |
| ·开关电容预放大锁存比较器结构 | 第36-37页 |
| ·动态比较器结构 | 第37-38页 |
| ·开关电容预放大锁存比较器的优化 | 第38-42页 |
| ·开关电容网络建模与优化 | 第38-39页 |
| ·使用正反馈负载提高预放大级增益 | 第39-40页 |
| ·增加源跟随电路降低延迟时间 | 第40-42页 |
| ·回馈噪声的抑制 | 第42页 |
| ·失调电压分析 | 第42-43页 |
| ·子AD 单元电路仿真结果 | 第43-52页 |
| ·比较器电路仿真结果 | 第43-47页 |
| ·编码电路设计与仿真 | 第47-52页 |
| ·各级子AD 单元整体仿真 | 第52-56页 |
| ·子AD 的联调测试 | 第52-53页 |
| ·子AD 的功耗分析 | 第53-56页 |
| 第五章 版图 | 第56-64页 |
| ·平面布局 | 第56-57页 |
| ·主要版图设计技术 | 第57-59页 |
| ·共心技术 | 第57-58页 |
| ·使用“保护环” | 第58-59页 |
| ·降低衬底噪声 | 第59页 |
| ·使用宽的电源总线 | 第59页 |
| ·使用虚设器件 | 第59页 |
| ·版图实现 | 第59-64页 |
| ·比较器版图 | 第60-61页 |
| ·子AD 版图 | 第61-64页 |
| 第六章 结论与展望 | 第64-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 攻硕期间取得的研究成果 | 第70-71页 |