同步数据触发体系结构多核处理器存储系统关键技术研究
| 摘要 | 第1-13页 |
| ABSTRACT | 第13-15页 |
| 第一章 绪论 | 第15-39页 |
| ·课题研究背景 | 第15-24页 |
| ·多核处理器与存储墙 | 第15-19页 |
| ·应用需求对高性能处理器体系结构的挑战 | 第19-20页 |
| ·深度并行开发与同步数据触发体系结构 | 第20-24页 |
| ·课题研究内容 | 第24-26页 |
| ·相关研究工作现状 | 第26-35页 |
| ·多核处理器存储层次结构 | 第26-28页 |
| ·数据前瞻技术 | 第28-31页 |
| ·多核同步技术 | 第31-32页 |
| ·Cache 存储层次优化技术 | 第32-34页 |
| ·数据触发体系结构的相关研究 | 第34-35页 |
| ·本文所做的工作 | 第35-37页 |
| ·论文结构 | 第37-39页 |
| 第二章 应用程序存储特征和需求分析 | 第39-65页 |
| ·典型程序集合的选取 | 第39-41页 |
| ·分析环境 | 第41-43页 |
| ·典型程序存储特征分析 | 第43-64页 |
| ·单核结构下存储特性分析 | 第43-54页 |
| ·多核共享存储结构下存储特性分析 | 第54-63页 |
| ·对存储系统设计优化的启示 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第三章 一种多核处理器存储层次模型 | 第65-77页 |
| ·共享存储层次研究 | 第65-67页 |
| ·基于“生产－消费”关系的存储层次模型 | 第67-76页 |
| ·单核处理器简单模型 | 第68页 |
| ·不同存储资源类型 | 第68-69页 |
| ·单核处理器模型描述 | 第69-70页 |
| ·多核处理器评估模型 | 第70-75页 |
| ·不同输入参数对性能的影响 | 第75-76页 |
| ·本章小结 | 第76-77页 |
| 第四章 面向多核处理器的点到点数据预送技术 | 第77-89页 |
| ·数据预送技术 | 第77-81页 |
| ·P2P 技术分析 | 第78-80页 |
| ·P2P 协作通信模型 | 第80-81页 |
| ·支持点到点数据预送的传输引擎设计 | 第81-85页 |
| ·点到点数据预送性能分析和测试 | 第85-88页 |
| ·本章小结 | 第88-89页 |
| 第五章 降低访存压力的多核同步技术 | 第89-107页 |
| ·存储一致性模型 | 第89-92页 |
| ·顺序一致性存储模型 | 第90页 |
| ·弱一致性存储模型 | 第90-91页 |
| ·处理器一致性存储模型 | 第91页 |
| ·释放一致性存储模型 | 第91-92页 |
| ·基于同步存储器的多核同步技术 | 第92-98页 |
| ·同步机制 | 第93-94页 |
| ·具体实现 | 第94-96页 |
| ·性能分析 | 第96-98页 |
| ·基于指令Cache 作废的多核同步技术 | 第98-105页 |
| ·同步机制 | 第99-100页 |
| ·具体实现 | 第100-102页 |
| ·性能分析 | 第102-105页 |
| ·本章小结 | 第105-107页 |
| 第六章 存储系统优化技术及存储系统设计 | 第107-131页 |
| ·指令Cache 设计及优化 | 第107-114页 |
| ·相关研究 | 第107-108页 |
| ·SDTA 指令特性分析 | 第108-109页 |
| ·预取策略 | 第109-112页 |
| ·实验结果 | 第112-113页 |
| ·小结 | 第113-114页 |
| ·可配置的数据Cache 设计 | 第114-118页 |
| ·数据Cache 结构 | 第114-116页 |
| ·可配置设计 | 第116-118页 |
| ·L2 Cache 设计及优化 | 第118-125页 |
| ·L2 Cache 部件结构 | 第118-123页 |
| ·L2 Cache 流水处理 | 第123页 |
| ·L2 Cache 替换算法 | 第123-125页 |
| ·MMU 设计 | 第125-129页 |
| ·整体性能评测 | 第129-130页 |
| ·本章小结 | 第130-131页 |
| 第七章 结束语 | 第131-135页 |
| ·工作总结 | 第131-133页 |
| ·工作展望 | 第133-135页 |
| 致谢 | 第135-137页 |
| 参考文献 | 第137-148页 |
| 作者在学期间取得的学术成果 | 第148-150页 |
| 附录A MMU 寄存器列表 | 第150-152页 |
