浮点处理单元设计关键技术研究与实现
| 摘要 | 第1-13页 |
| ABSTRACT | 第13-15页 |
| 第一章 绪论 | 第15-22页 |
| ·课题研究背景 | 第15-16页 |
| ·课题研究现状 | 第16-18页 |
| ·国外浮点处理单元设计关键技术研究和发展概况 | 第16-17页 |
| ·国内浮点处理单元设计研究和发展概况 | 第17-18页 |
| ·课题研究内容 | 第18-20页 |
| ·课题研究的内容 | 第18-19页 |
| ·课题主要工作 | 第19-20页 |
| ·论文结构 | 第20-22页 |
| 第二章 浮点数和IEEE 754标准 | 第22-32页 |
| ·定点数与浮点数 | 第22-23页 |
| ·定点数据 | 第22-23页 |
| ·浮点数据 | 第23页 |
| ·定点数与浮点数的比较 | 第23页 |
| ·IEEE 754浮点数据格式 | 第23-26页 |
| ·单精度浮点数据格式 | 第24-25页 |
| ·双精度浮点数据格式 | 第25-26页 |
| ·IEEE 754对特殊值和非规格化数据的规定 | 第26页 |
| ·IEEE 754浮点运算的基本流程 | 第26-29页 |
| ·浮点加减法运算流程 | 第27-28页 |
| ·浮点乘法运算流程 | 第28-29页 |
| ·IEEE 754浮点运算的异常及舍入模式 | 第29-31页 |
| ·IEEE 754浮点运算的舍入模式 | 第29-30页 |
| ·IEEE 754异常 | 第30-31页 |
| ·小结 | 第31-32页 |
| 第三章 浮点加法器设计 | 第32-38页 |
| ·浮点加法器基本结构 | 第32-33页 |
| ·前导零逻辑 | 第33-36页 |
| ·二分检测法 | 第33-34页 |
| ·前导零检测逻辑设计 | 第34-36页 |
| ·浮点加法器结构设计 | 第36-37页 |
| ·小结 | 第37-38页 |
| 第四章 浮点乘法器设计 | 第38-48页 |
| ·浮点乘法基本理论 | 第38-40页 |
| ·浮点乘法处理流程 | 第38页 |
| ·浮点乘法中BOOTH编码原理 | 第38-39页 |
| ·浮点乘法研究现状 | 第39-40页 |
| ·基于BOOTH算法的伪1变换 | 第40-43页 |
| ·BOOTH算法关键路径分析 | 第40-41页 |
| ·通过伪1变换减少BOOTH算法延迟 | 第41-42页 |
| ·小结 | 第42-43页 |
| ·基于Wallace树的伪和运算 | 第43-45页 |
| ·Wallace树算法分析 | 第43页 |
| ·预伪加和对进位延迟的优化 | 第43-45页 |
| ·小结 | 第45页 |
| ·浮点乘法器总体结构 | 第45-46页 |
| ·性能评测及分析 | 第46页 |
| ·小结 | 第46-48页 |
| 第五章 浮点除法器设计 | 第48-60页 |
| ·浮点除法对浮点运算的影响 | 第48-49页 |
| ·浮点除法基本运算流程 | 第49-50页 |
| ·基本除法算法分析 | 第50-53页 |
| ·数字循环 | 第50-51页 |
| ·函数迭代 | 第51-53页 |
| ·高阶除法 | 第53页 |
| ·查找表法 | 第53页 |
| ·浮点除法设计实现 | 第53-57页 |
| ·算法的选择 | 第54页 |
| ·算法分析及改进 | 第54-56页 |
| ·利用乘法单元实现浮点除法 | 第56-57页 |
| ·浮点除法迭代时序 | 第57-58页 |
| ·小结 | 第58-60页 |
| 第六章 高速浮点处理单元总体结构设计 | 第60-64页 |
| ·FPU体系结构 | 第60-61页 |
| ·FPU流水线 | 第61-63页 |
| ·FPU中的乱序流水实现 | 第62-63页 |
| ·异常处理 | 第63页 |
| ·小结 | 第63-64页 |
| 第七章 浮点处理单元的硬件实现与验证 | 第64-69页 |
| ·信号 | 第64-65页 |
| ·时序 | 第65页 |
| ·编译综合 | 第65-67页 |
| ·测试模型的建立 | 第67-68页 |
| ·测试和验证 | 第68-69页 |
| 第八章 结束语 | 第69-71页 |
| ·本文工作总结 | 第69页 |
| ·工作展望 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-76页 |
| 作者在学期间取得的学术成果 | 第76页 |
