| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第1章 绪论 | 第7-11页 |
| ·选题的背景及意义 | 第7-8页 |
| ·系统软硬件实现简介 | 第8-10页 |
| ·主要完成的工作 | 第10-11页 |
| 第2章 图像采集与图像数据存储 | 第11-21页 |
| ·图像采集和输出模块SAA7111概述 | 第11-14页 |
| ·SAA7111的主要特点 | 第11-12页 |
| ·SAA7111的主要原理 | 第12-13页 |
| ·SAA7111主要寄存器设置 | 第13-14页 |
| ·利用DSP对SAA7111初始化 | 第14-17页 |
| ·I~2C总线的特点及基本通信协议 | 第14-15页 |
| ·DSP对SAA7111初始化 | 第15-16页 |
| ·利用定时器实现精确定时 | 第16-17页 |
| ·采集控制与存储地址产生电路设计 | 第17-21页 |
| 第3章 基于DSP的JPEG压缩编码 | 第21-37页 |
| ·JPEG标准概述 | 第21-22页 |
| ·JPEG基本系统 | 第22页 |
| ·二维DCT算法概述 | 第22-25页 |
| ·一维DCT算法 | 第23-24页 |
| ·二维DCT算法 | 第24-25页 |
| ·基于DSP的二维快速DCT变换 | 第25-30页 |
| ·行列分离式的二维快速DCT变换 | 第25-27页 |
| ·DCT快速变换的DSP实现 | 第27-30页 |
| ·量化 | 第30-31页 |
| ·Z字形编排 | 第31页 |
| ·熵编码 | 第31-33页 |
| ·DC系数编码 | 第32页 |
| ·AC系数编码 | 第32-33页 |
| ·JPEG算法的仿真结果及分析 | 第33-35页 |
| ·JPEG算法的实时性分析 | 第35-37页 |
| 第4章 基于TMS320VC5402的JPEG压缩系统实现 | 第37-48页 |
| ·存储器接口电路的设计 | 第37-43页 |
| ·TMS320VC5402的存储器结构 | 第37-39页 |
| ·TMS320VC5402存储器扩展方式 | 第39-40页 |
| ·片外SRAM接口电路的设计 | 第40-43页 |
| ·片外存储器片选与读写逻辑 | 第43-44页 |
| ·TMS320VC5402输入时钟产生 | 第44-46页 |
| ·设置等待状态产生器 | 第46页 |
| ·关键引脚及多余引脚的处理 | 第46-48页 |
| 第5章 在线Flash烧写程序设计 | 第48-55页 |
| ·Boot Loader概念 | 第48页 |
| ·Boot Loader模式 | 第48-49页 |
| ·并口Boot Loader原理 | 第49页 |
| ·Flash在线编程的实现 | 第49-55页 |
| ·Boot表的生成 | 第50-51页 |
| ·SST39VF400的烧写规则 | 第51-52页 |
| ·烧写程序设计 | 第52-55页 |
| 第6章 总结和改进 | 第55-56页 |
| 参考文献 | 第56-58页 |
| 附录1 一个MCU亮度系数JPEG主程序 | 第58-77页 |
| 附录2 利用DSP虚拟I~2C总线初始化SAA7111程序 | 第77-80页 |
| 附录3 定时器中断服务程序与中断向量表 | 第80-83页 |
| 附录4 图2-6中模块pcount、hcount、addr的VHDL程序 | 第83-86页 |
| 附录5 文中利用CPLD实现功能的顶层模块图与引脚分配 | 第86-87页 |
| 附录6 基于DSP的静态图像压缩平台的电路图 | 第87-90页 |
| 致谢 | 第90页 |
