DDR2SDRAM控制器物理层主从控制DLL的设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-12页 |
| ·课题背景 | 第8-9页 |
| ·研究现状与进展 | 第9-10页 |
| ·课题研究内容 | 第10-11页 |
| ·论文的组织结构 | 第11-12页 |
| 第2章 主从结构DLL方案设计 | 第12-21页 |
| ·DLL 基本原理 | 第12-13页 |
| ·电荷泵锁相环分析 | 第13-17页 |
| ·DLL模型分析 | 第13-14页 |
| ·鉴相器 | 第14页 |
| ·鉴频鉴相器 | 第14-16页 |
| ·电荷泵 | 第16-17页 |
| ·低通滤波器 | 第17页 |
| ·压控延迟线 | 第17页 |
| ·主从结构DLL的设计方案 | 第17-20页 |
| ·主延迟锁相环（MDLL）的设计方案 | 第18-19页 |
| ·主从延迟锁相环（MSDLL）的设计方案 | 第19-20页 |
| ·主要特点和性能 | 第20页 |
| ·本章小结 | 第20-21页 |
| 第3章 主从结构的DLL电路设计 | 第21-42页 |
| ·主延迟锁相环的电路设计 | 第21-33页 |
| ·鉴频鉴相器设计 | 第21-24页 |
| ·电荷泵电路设计 | 第24-28页 |
| ·环路滤波器设计 | 第28-29页 |
| ·压控延迟线电路设计 | 第29-33页 |
| ·主从延迟锁相环的电路设计 | 第33-35页 |
| ·测试模块的设计 | 第35-38页 |
| ·模拟测试模块设计 | 第35-36页 |
| ·数字测试模块设计 | 第36-38页 |
| ·微调结构单元设计 | 第38-39页 |
| ·整体电路仿真 | 第39-41页 |
| ·本章小结 | 第41-42页 |
| 第4章 版图设计 | 第42-48页 |
| ·主延迟锁相环版图布局 | 第42页 |
| ·各模块版图 | 第42-47页 |
| ·本章小结 | 第47-48页 |
| 结论 | 第48-49页 |
| 参考文献 | 第49-53页 |
| 致谢 | 第53页 |
