| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 引言 | 第9-12页 |
| ·课题研究的背景和意义 | 第9页 |
| ·国内外研究现状和发展状态 | 第9-10页 |
| ·研究内容 | 第10-12页 |
| 第2章 分数延迟FIR 滤波器的设计基础 | 第12-23页 |
| ·分数延迟FIR 滤波器介绍 | 第12页 |
| ·加权最小二乘法原理 | 第12-13页 |
| ·基于FPGA 的硬件实现 | 第13-22页 |
| ·Altera FPGA 简介 | 第13-14页 |
| ·Altera Stratix II 器件 | 第14-15页 |
| ·Verilog 硬件描述语言 | 第15-16页 |
| ·QuartusⅡ开发环境 | 第16-18页 |
| ·基于FPGA 数字系统开发的流程 | 第18-21页 |
| ·数字系统开发准则 | 第21-22页 |
| ·小结 | 第22-23页 |
| 第3章 加权最小二乘法设计分数延迟FIR 滤波器 | 第23-31页 |
| ·优化加权最小二乘法 | 第23-27页 |
| ·分数延迟FIR 滤波器设计 | 第27-30页 |
| ·小结 | 第30-31页 |
| 第4章 CSD 码量化的分数延迟FIR 滤波器设计 | 第31-36页 |
| ·滤波器系数缩放 | 第31页 |
| ·流水线技术 | 第31-32页 |
| ·滤波器设计 | 第32-35页 |
| ·CSD 码量化滤波器系数 | 第33页 |
| ·树状移位累加替代线性加法 | 第33-34页 |
| ·采用流水线技术 | 第34-35页 |
| ·小结 | 第35-36页 |
| 第5章 分布式算法的分数延迟FIR 滤波器设计 | 第36-40页 |
| ·分布式算法设计原理 | 第36-37页 |
| ·分布式算法的优化 | 第37-39页 |
| ·小结 | 第39-40页 |
| 第6章 FPGA 硬件实现 | 第40-46页 |
| ·基于CSD 码量化的FPGA 实现 | 第40-43页 |
| ·基于分布式算法的FPGA 实现 | 第43-45页 |
| ·小结 | 第45-46页 |
| 第7章 工作总结与展望 | 第46-48页 |
| ·工作总结 | 第46-47页 |
| ·展望 | 第47-48页 |
| 参考文献 | 第48-52页 |
| 致谢 | 第52-53页 |
| 附录A：个人简介 | 第53-54页 |
| 附录B：攻读硕士学位期间发表的学术论文 | 第54页 |