基于SOPC的AES加解密设计与优化
| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 密码学简介 | 第10-11页 |
| 1.2 对称加密标准的发展 | 第11页 |
| 1.3 几种加密标准安全性的比较 | 第11-12页 |
| 1.4 SOPC技术的发展现状 | 第12页 |
| 1.5 关于AES加密算法硬件实现的研究 | 第12-14页 |
| 1.6 本文的工作背景 | 第14页 |
| 1.7 本文的主要工作与内容安排 | 第14-15页 |
| 第二章 AES加密算法的理论基础 | 第15-27页 |
| 2.1 AES算法简介 | 第16-18页 |
| 2.1.1 有限域 | 第16-17页 |
| 2.1.2 有限域上的多项式 | 第17页 |
| 2.1.3 有限域上的运算 | 第17-18页 |
| 2.2 AES算法基本原理 | 第18-26页 |
| 2.2.1 状态矩阵和密钥矩阵 | 第18-20页 |
| 2.2.2 AES算法的加解密过程 | 第20页 |
| 2.2.3 轮变换与密钥扩展 | 第20-25页 |
| 2.2.4 加密模式 | 第25-26页 |
| 2.3 小结 | 第26-27页 |
| 第三章 AES算法的优化 | 第27-32页 |
| 3.1 S盒的代数性质分析 | 第27-28页 |
| 3.2 S盒的改进方案 | 第28-30页 |
| 3.3 列混合变换的优化 | 第30-31页 |
| 3.4 小结 | 第31-32页 |
| 第四章 AES加密系统SOPC设计 | 第32-43页 |
| 4.1 开发环境 | 第32-33页 |
| 4.2 开发流程 | 第33-34页 |
| 4.3 SOPC系统架构 | 第34-35页 |
| 4.4 AESIP核的架构 | 第35-39页 |
| 4.4.1 AESIP核接口及地址空间映射 | 第36-38页 |
| 4.4.2 IP核的有限状态机 | 第38页 |
| 4.4.3 IP核的密钥扩展模块 | 第38-39页 |
| 4.5 SOPC设计 | 第39-42页 |
| 4.5.1 硬件部分设计 | 第39-41页 |
| 4.5.2 软件部分设计 | 第41-42页 |
| 4.6 SOPC系统设计小结 | 第42-43页 |
| 第五章 开发平台的实验结果与性能分析 | 第43-47页 |
| 5.1 系统测试结果 | 第43页 |
| 5.2 系统功能仿真 | 第43-44页 |
| 5.3 性能分析 | 第44-45页 |
| 5.4 本章小结 | 第45-47页 |
| 第六章 总结与展望 | 第47-49页 |
| 6.1 本文总结 | 第47页 |
| 6.2 工作成果 | 第47-48页 |
| 6.3 工作展望 | 第48-49页 |
| 参考文献 | 第49-53页 |
| 攻读学位期间发表的论文 | 第53-54页 |
| 致谢 | 第54页 |
