基于VPX的高速信号采集处理卡的设计与应用研究
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第14-22页 |
| 1.1 研究背景及意义 | 第14-15页 |
| 1.2 国内外研究现状分析 | 第15-20页 |
| 1.2.1 VPX总线标准发展概述 | 第15-18页 |
| 1.2.2 VPX总线架构平台研究进展 | 第18-20页 |
| 1.3 本文研究内容以及结构安排 | 第20-22页 |
| 1.3.1 本文研究内容 | 第20页 |
| 1.3.2 本文结构安排 | 第20-22页 |
| 第二章 VPX高速信号采集处理卡总体设计方案 | 第22-30页 |
| 2.1 VPX平台组件概述 | 第22-24页 |
| 2.2 VPX高速信号采集处理卡设计需求 | 第24-25页 |
| 2.3 VPX高速信号采集处理卡设计方案 | 第25-29页 |
| 2.3.1 核心处理器选型 | 第25-26页 |
| 2.3.2 ADC芯片选型 | 第26-27页 |
| 2.3.3 板卡互连方案选择 | 第27-28页 |
| 2.3.4 存储器组设计方案 | 第28页 |
| 2.3.5 板卡设计方案 | 第28-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第三章 VPX高速信号处理卡的设计与实现 | 第30-52页 |
| 3.1 板卡硬件电路设计 | 第30-35页 |
| 3.1.1 板卡数据通道 | 第30-31页 |
| 3.1.2 存储器模块电路 | 第31-32页 |
| 3.1.3 电源和时钟 | 第32-35页 |
| 3.1.4 IPMC模块电路 | 第35页 |
| 3.2 板卡高速数字电路PCB设计 | 第35-37页 |
| 3.3 板卡BSP设计 | 第37-43页 |
| 3.3.1 PCIe接口逻辑 | 第37-40页 |
| 3.3.2 存储器控制接口逻辑 | 第40-42页 |
| 3.3.3 IPMC软件设计 | 第42-43页 |
| 3.4 板卡FPGA动态配置方法 | 第43-47页 |
| 3.4.1 FPGA配置原理 | 第43-44页 |
| 3.4.2 FPGA配置方案 | 第44-45页 |
| 3.4.3 配置软件设计 | 第45-47页 |
| 3.4.4 FPGA配置测试 | 第47页 |
| 3.5 板卡软硬件调试 | 第47-50页 |
| 3.5.1 板卡硬件调试 | 第47-48页 |
| 3.5.2 板卡软件调试 | 第48-50页 |
| 3.6 本章小结 | 第50-52页 |
| 第四章 FMC高速信号采集卡的设计与实现 | 第52-62页 |
| 4.1 板卡硬件电路设计 | 第52-55页 |
| 4.1.1 模拟调理电路 | 第52-53页 |
| 4.1.2 电源系统 | 第53-54页 |
| 4.1.3 时钟网络 | 第54-55页 |
| 4.2 板卡数模混合电路PCB设计 | 第55-56页 |
| 4.3 板卡BSP设计 | 第56-57页 |
| 4.3.1 FPGA接口逻辑 | 第56-57页 |
| 4.4 板卡软硬件调试及ADC性能测试 | 第57-60页 |
| 4.4.1 板卡软硬件调试 | 第57-59页 |
| 4.4.2 ADC性能测试 | 第59-60页 |
| 4.5 本章小结 | 第60-62页 |
| 第五章 基于VPX的DQPSK信号解调系统实现 | 第62-74页 |
| 5.1 DQPSK信号的调制解调原理 | 第62-65页 |
| 5.1.1 DQPSK信号的调制原理 | 第62-63页 |
| 5.1.2 DQPSK信号的解调原理 | 第63-65页 |
| 5.2 DQPSK信号解调系统实现 | 第65-71页 |
| 5.2.1 采样速率选择 | 第65-66页 |
| 5.2.2 载波同步模块实现 | 第66-69页 |
| 5.2.3 位同步模块实现 | 第69-70页 |
| 5.2.4 差分解码模块实现 | 第70-71页 |
| 5.2.5 解调系统实现 | 第71页 |
| 5.3 系统测试与分析 | 第71-72页 |
| 5.4 本章小结 | 第72-74页 |
| 第六章 总结与展望 | 第74-76页 |
| 6.1 论文工作总结 | 第74页 |
| 6.2 论文工作展望 | 第74-76页 |
| 致谢 | 第76-78页 |
| 参考文献 | 第78-82页 |
| 作者简历 | 第82页 |
