极化码在固态硬盘中的应用
| 摘要 | 第3-4页 |
| abstract | 第4页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 极化码研究现状 | 第11-12页 |
| 1.2 研究内容 | 第12-13页 |
| 1.3 内容组织安排 | 第13-14页 |
| 第2章 固态硬盘(SSD)系统架构 | 第14-20页 |
| 2.1 整体系统框架 | 第14-15页 |
| 2.2 NAND闪存 | 第15-16页 |
| 2.2.1 NAND阵列 | 第15-16页 |
| 2.2.2 NAND接口 | 第16页 |
| 2.3 存储控制器 | 第16-20页 |
| 第3章 极化码的编解码算法 | 第20-35页 |
| 3.1 信道极化 | 第20-25页 |
| 3.1.1 信道合并 | 第20-22页 |
| 3.1.2 信道分裂 | 第22-23页 |
| 3.1.3 极化速率 | 第23-24页 |
| 3.1.4 极化过程 | 第24-25页 |
| 3.2 极化编码 | 第25-27页 |
| 3.2.1 G_N陪集码 | 第26-27页 |
| 3.2.2 编码复杂度 | 第27页 |
| 3.3 极化译码 | 第27-35页 |
| 3.3.1 串?抵消译码 | 第27-29页 |
| 3.3.2 解码算法过程 | 第29-30页 |
| 3.3.3 时间复杂度 | 第30-35页 |
| 第4章 极化码的构造 | 第35-41页 |
| 4.1 极化码的构造原理 | 第35-36页 |
| 4.2 信道退化和进化?法 | 第36-37页 |
| 4.3 信道合并函数 | 第37-41页 |
| 第5章 编解码器的电路设计与实现 | 第41-52页 |
| 5.1 极化码编码器电路 | 第41-45页 |
| 5.2 解码器硬件电路 | 第45-52页 |
| 5.2.1 串行抵消列解码(SCL)算法 | 第45-46页 |
| 5.2.2 硬件实现 | 第46-52页 |
| 第6章 仿真平台的电路设计与实现 | 第52-61页 |
| 6.1 整体框图 | 第52-53页 |
| 6.2 极化码序列发生器 | 第53页 |
| 6.3 信道模块 | 第53-54页 |
| 6.3.1 定点化 | 第54页 |
| 6.4 微控制器和AXI控制总线 | 第54-56页 |
| 6.4.1 微控制器 | 第54-55页 |
| 6.4.2 AXI控制总线 | 第55-56页 |
| 6.5 数据流控制的乒乓操作 | 第56页 |
| 6.6 硬件资源消耗 | 第56-57页 |
| 6.7 仿真结果 | 第57-61页 |
| 6.7.1 误码率和误帧率曲线 | 第57-58页 |
| 6.7.2 不同信道参数极化码性能曲线 | 第58-59页 |
| 6.7.3 误码平台特性 | 第59-61页 |
| 第7章 总结与展望 | 第61-62页 |
| 7.1 本文总结 | 第61页 |
| 7.2 研究展望 | 第61-62页 |
| 参考文献 | 第62-64页 |
| 致谢 | 第64-66页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第66页 |
