| 致谢 | 第5-7页 |
| 摘要 | 第7-9页 |
| ABSTRACT | 第9-10页 |
| 目录 | 第11-16页 |
| 第一章 绪论 | 第16-41页 |
| 1.1 辐射环境 | 第16-25页 |
| 1.1.1 近地空间辐射环境 | 第16-22页 |
| 1.1.1.1 银河宇宙射线（GCR） | 第17-19页 |
| 1.1.1.2 太阳粒子事件 | 第19-20页 |
| 1.1.1.3 地球辐射带 | 第20-22页 |
| 1.1.2 大气层辐射环境 | 第22-24页 |
| 1.1.3 同位素导致的辐射 | 第24-25页 |
| 1.1.4 其它辐射环境 | 第25页 |
| 1.2 辐射效应 | 第25-31页 |
| 1.2.1 单粒子效应 | 第25-31页 |
| 1.2.1.1 单粒子效应基本原理 | 第26-28页 |
| 1.2.1.2 单粒子效应的分类 | 第28-30页 |
| 1.2.1.3 单粒子效应的表征方法 | 第30-31页 |
| 1.2.2 电离总剂量效应 | 第31页 |
| 1.2.3 位移损伤 | 第31页 |
| 1.3 单粒子效应对半导体存储器的影响 | 第31-33页 |
| 1.4 单粒子效应对FPGA的影响 | 第33-36页 |
| 1.5 单粒子效应的研究方法 | 第36-38页 |
| 1.5.1 飞行实验 | 第36页 |
| 1.5.2 地面模拟实验 | 第36-38页 |
| 1.5.2.1 地面重离子模拟实验 | 第36-37页 |
| 1.5.2.2 兰州重离子加速器及实验终端 | 第37-38页 |
| 1.5.2.3 地面激光模拟实验 | 第38页 |
| 1.5.3 计算机仿真 | 第38页 |
| 1.6 本文的研究内容 | 第38-41页 |
| 第二章 测试系统总体方案设计 | 第41-57页 |
| 2.1 测试系统的功能和性能需求 | 第41-45页 |
| 2.1.1 工作环境 | 第42页 |
| 2.1.2 功能需求 | 第42-44页 |
| 2.1.3 性能要求 | 第44页 |
| 2.1.4 可靠性要求 | 第44-45页 |
| 2.2 国内外SEE测试系统设计举例 | 第45-50页 |
| 2.2.1 ASTERICS测试系统 | 第45-47页 |
| 2.2.2 Xilinx用于测试航天级FPGA的测试系统 | 第47页 |
| 2.2.3 FLIPPER测试系统 | 第47-48页 |
| 2.2.4 FTUSB测试系统 | 第48页 |
| 2.2.5 课题组先前设计的SRAM检测系统 | 第48-49页 |
| 2.2.6 清华设计的SRAM型FPGA测试系统 | 第49-50页 |
| 2.3 测试系统总体设计 | 第50-56页 |
| 2.3.1 测试系统构架设计 | 第50-52页 |
| 2.3.2 主控制板方案设计 | 第52-56页 |
| 2.3.2.1 第一版主控制板方案设计 | 第52-53页 |
| 2.3.2.2 第二版主控制板方案设计 | 第53-56页 |
| 2.4 小结 | 第56-57页 |
| 第三章 测试系统的硬件设计 | 第57-77页 |
| 3.1 主控制板硬件设计 | 第57-74页 |
| 3.1.1 主控制板原理图设计 | 第57-66页 |
| 3.1.1.1 通信接口电路 | 第57-58页 |
| 3.1.1.2 电源接口电路 | 第58页 |
| 3.1.1.3 监控单元控制器 | 第58-59页 |
| 3.1.1.4 监控单元供电电路 | 第59页 |
| 3.1.1.5 测试单元控制器 | 第59-61页 |
| 3.1.1.6 FPGA配置管理电路 | 第61-62页 |
| 3.1.1.7 测试单元中的存储器 | 第62页 |
| 3.1.1.8 测试单元的供电与过流检测电路 | 第62-64页 |
| 3.1.1.9 DUT子板的信号接口 | 第64页 |
| 3.1.1.10 DUT子板的供电与实时监测电路 | 第64-65页 |
| 3.1.1.11 温度监控电路 | 第65-66页 |
| 3.1.1.12 原理图设计方法 | 第66页 |
| 3.1.2 主控制板PCB设计 | 第66-74页 |
| 3.1.2.1 PCB叠层设计 | 第67页 |
| 3.1.2.2 布局设计 | 第67-69页 |
| 3.1.2.3 高密度BGA封装的布线 | 第69-70页 |
| 3.1.2.4 DDR SDRAM的布线 | 第70-71页 |
| 3.1.2.5 FPGA与高速板到板连接器的布线 | 第71-73页 |
| 3.1.2.6 PCB设计中的其它难点 | 第73页 |
| 3.1.2.7 设计完成的PCB | 第73-74页 |
| 3.2 DUT测试子板的设计 | 第74-75页 |
| 3.3 小结 | 第75-77页 |
| 第四章 测试系统的逻辑设计 | 第77-87页 |
| 4.1 可编程逻辑设计基础 | 第77-78页 |
| 4.1.1 可编程逻辑设计的基本原则 | 第77-78页 |
| 4.1.2 可编程逻辑设计的方法和技巧 | 第78页 |
| 4.2 监控单元中的逻辑设计 | 第78-81页 |
| 4.3 测试单元中的逻辑设计 | 第81-86页 |
| 4.3.1 命令解析的逻辑设计 | 第83-84页 |
| 4.3.2 DUT状态检测单元的逻辑设计 | 第84-85页 |
| 4.3.3 信息反馈管理单元的逻辑设计 | 第85-86页 |
| 4.4 小结 | 第86-87页 |
| 第五章 测试系统的软件设计 | 第87-94页 |
| 5.1 总体方案 | 第87-88页 |
| 5.2 测试流程管理 | 第88-89页 |
| 5.3 DUT信息管理 | 第89-90页 |
| 5.4 多线程 | 第90-91页 |
| 5.5 数据接收方法 | 第91-92页 |
| 5.6 数据处理与程序响应 | 第92-93页 |
| 5.7 控制软件界面 | 第93页 |
| 5.8 小结 | 第93-94页 |
| 第六章 测试系统的性能与实验验证 | 第94-113页 |
| 6.1 测试系统的性能 | 第94-97页 |
| 6.1.1 工作环境 | 第94-95页 |
| 6.1.2 SEE检测功能 | 第95-97页 |
| 6.1.2.1 支持的DUT工作条件和数据接口 | 第95-96页 |
| 6.1.2.2 DUT监测的性能 | 第96-97页 |
| 6.1.2.3 支持的测试模式和方案 | 第97页 |
| 6.1.3 测试系统可靠性 | 第97页 |
| 6.2 束流实验验证 | 第97-111页 |
| 6.2.1 SRAM束流实验 | 第97-103页 |
| 6.2.1.1 SRAM基本结构 | 第98-99页 |
| 6.2.1.2 SRAM的测试方法 | 第99-100页 |
| 6.2.1.3 SRAM的实验 | 第100-103页 |
| 6.2.2 FPGA束流实验 | 第103-111页 |
| 6.2.2.1 APA600 的束流测试 | 第103-108页 |
| 6.2.2.2 A3P250 的束流测试 | 第108-111页 |
| 6.3 小结 | 第111-113页 |
| 第七章 总结与展望 | 第113-116页 |
| 7.1 总结 | 第113-115页 |
| 7.1.1 测试系统的主要特点 | 第113-114页 |
| 7.1.2 系统验证与结果 | 第114-115页 |
| 7.2 展望 | 第115-116页 |
| 7.2.1 更多器件SEE实验测试 | 第115页 |
| 7.2.2 测试系统改进 | 第115-116页 |
| 参考文献 | 第116-127页 |
| 附录 单粒子检测检测系统系统实物图 | 第127-131页 |
| 作者简历 | 第131-132页 |
| 发表文章 | 第132页 |