| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-16页 |
| 1.1 选题背景与意义 | 第8-12页 |
| 1.2 国内外发展现状 | 第12-15页 |
| 1.2.1 国外的研究现状 | 第12-14页 |
| 1.2.2 国内的研究现状 | 第14-15页 |
| 1.3 论文的结构安排 | 第15-16页 |
| 第二章 模数转换器的概述 | 第16-25页 |
| 2.1 ADC的基本知识 | 第16页 |
| 2.2 模数转换器的主要性能指标 | 第16-19页 |
| 2.2.1 静态性能指标 | 第17页 |
| 2.2.2 动态性能指标 | 第17-19页 |
| 2.3 模数转换器的几种典型结构 | 第19-24页 |
| 2.3.1 快闪型模数转换器(Flash ADC) | 第19-20页 |
| 2.3.2 两步型子分区模数转换器 | 第20页 |
| 2.3.3 多级流水线型模数转换器 | 第20-22页 |
| 2.3.4 折叠内插模数转换器 | 第22-23页 |
| 2.3.5 逐次逼近型模数转换器 | 第23-24页 |
| 2.4 SiGe工艺 | 第24-25页 |
| 第三章 8 bit折叠内插ADC的设计与实现 | 第25-33页 |
| 3.1 折叠的概念 | 第25-26页 |
| 3.2 内插的概念 | 第26页 |
| 3.3 折叠与内插技术 | 第26-27页 |
| 3.4 传统8 bit折叠内插ADC | 第27-28页 |
| 3.5 8 bit级联折叠内插ADC | 第28-33页 |
| 3.5.1 级联折叠内插ADC | 第29-30页 |
| 3.5.2 基4的选择 | 第30-31页 |
| 3.5.3 基4级联折叠内插ADC | 第31-33页 |
| 第四章 关键模块的设计 | 第33-53页 |
| 4.1 采样保持电路 | 第33-36页 |
| 4.2 第一级折叠放大器 | 第36-39页 |
| 4.3 第二级折叠放大器 | 第39-40页 |
| 4.4 内插网络 | 第40-43页 |
| 4.5 比较器 | 第43-46页 |
| 4.6 编码器 | 第46-47页 |
| 4.7 参考电阻网络 | 第47-49页 |
| 4.8 粗量化单元及高低位同步 | 第49-53页 |
| 第五章 ADC的版图设计与仿真分析 | 第53-56页 |
| 5.1 采保电路的版图及仿真 | 第53-54页 |
| 5.2 ADC整体版图及仿真 | 第54-56页 |
| 第六章 课题研究总结及展望 | 第56-57页 |
| 6.1 课题总结 | 第56页 |
| 6.2 展望 | 第56-57页 |
| 参考文献 | 第57-60页 |
| 在学期间研究成果 | 第60-61页 |
| 致谢 | 第61页 |