锁相环频率合成器中的多模分频器设计
| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第一章 绪论 | 第7-9页 |
| 1.1 应用背景 | 第7页 |
| 1.2 研究难点 | 第7-8页 |
| 1.3 论文结构 | 第8-9页 |
| 第二章 频率合成器基础 | 第9-17页 |
| 2.1 频率合成技术概述 | 第9-10页 |
| 2.2 锁相环频率合成器原理 | 第10-11页 |
| 2.3 频率合成器系统参数 | 第11-13页 |
| 2.3.1 相位噪声 | 第11页 |
| 2.3.2 杂散 | 第11-12页 |
| 2.3.3 调谐范围 | 第12页 |
| 2.3.4 频率分辨率 | 第12-13页 |
| 2.3.5 锁定时间 | 第13页 |
| 2.4 锁相环频率合成器结构 | 第13-15页 |
| 2.4.1 鉴频鉴相器和电荷泵 | 第13页 |
| 2.4.2 滤波器 | 第13-14页 |
| 2.4.3 压控振荡器 | 第14页 |
| 2.4.4 分频器 | 第14-15页 |
| 2.5 分频器设计指标 | 第15-17页 |
| 第三章 高速触发器设计 | 第17-47页 |
| 3.1 电流模式逻辑（CML）触发器设计 | 第17-36页 |
| 3.1.1 CML 差分结构 | 第17-18页 |
| 3.1.2 传统型CML 触发器设计 | 第18-30页 |
| 3.1.3 几种改进型CML 触发器设计 | 第30-36页 |
| 3.2 TSPC 触发器研究 | 第36-45页 |
| 3.3 小结 | 第45-47页 |
| 第四章 分频器电路设计 | 第47-64页 |
| 4.1 双模预分频器电路设计 | 第48-57页 |
| 4.1.1 传统预分频结构 | 第48-49页 |
| 4.1.2 相位切换结构预分频电路设计 | 第49-57页 |
| 4.2 P、S 计数器电路设计 | 第57-62页 |
| 4.3 小结 | 第62-64页 |
| 第五章 版图设计及后仿 | 第64-70页 |
| 5.1 版图设计 | 第64-67页 |
| 5.1.1 高频电路版图设计中要注意的问题 | 第64-65页 |
| 5.1.2 分频器版图设计 | 第65-67页 |
| 5.2 版图后仿 | 第67-69页 |
| 5.3 小结 | 第69-70页 |
| 第六章 总结 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 参加科研情况说明 | 第74-75页 |
| 致谢 | 第75页 |
