基于FPGA的光纤以太网智能分路器的设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 课题研究背景及意义 | 第9-10页 |
| 1.2 光纤以太网智能分路系统需求分析 | 第10-12页 |
| 1.3 本文所完成的主要工作 | 第12页 |
| 1.4 章节安排 | 第12-14页 |
| 第二章 智能分路器概要设计 | 第14-21页 |
| 2.1 智能分路器工作场景 | 第14-15页 |
| 2.2 智能分路器系统框架 | 第15-17页 |
| 2.3 相关通信协议 | 第17-20页 |
| 2.3.1 以太网标准及帧结构 | 第17-18页 |
| 2.3.2 8B/10B编解码 | 第18-20页 |
| 2.4 本章小结 | 第20-21页 |
| 第三章 智能分路器硬件设计 | 第21-36页 |
| 3.1 智能分路器主要模块设计 | 第21-32页 |
| 3.1.1 FPGA主控模块 | 第21-23页 |
| 3.1.2 电信号处理模块 | 第23-26页 |
| 3.1.3 光信号处理模块 | 第26-29页 |
| 3.1.4 光开关直通模块 | 第29-30页 |
| 3.1.5 状态指示模块 | 第30-31页 |
| 3.1.6 电源供电模块 | 第31-32页 |
| 3.2 智能分路器PCB设计 | 第32-35页 |
| 3.2.1 电路板叠层结构 | 第32-33页 |
| 3.2.2 信号完整性分析 | 第33-35页 |
| 3.3 本章小结 | 第35-36页 |
| 第四章 智能分路器FPGA代码设计 | 第36-51页 |
| 4.1 智能分路器FPGA代码总体设计 | 第36-40页 |
| 4.2 智能分路器FPGA主要模块设计 | 第40-50页 |
| 4.2.1 接收和发送数据帧模块 | 第40-42页 |
| 4.2.2 物理编码层(PCS)模块 | 第42-44页 |
| 4.2.3 MDIO接口控制模块 | 第44-46页 |
| 4.2.4 SFP接口监测模块 | 第46-47页 |
| 4.2.5 内部数据统计寄存器模块 | 第47-49页 |
| 4.2.6 CRC校验模块 | 第49-50页 |
| 4.3 本章小结 | 第50-51页 |
| 第五章 系统测试及结果分析 | 第51-61页 |
| 5.1 系统硬件调试 | 第51-53页 |
| 5.1.1 电路板调试 | 第51页 |
| 5.1.2 FPGA硬件调试 | 第51-53页 |
| 5.2 系统测试步骤 | 第53-56页 |
| 5.2.1 测试环境 | 第53-54页 |
| 5.2.2 测试项目 | 第54页 |
| 5.2.3 相关测试软件 | 第54-56页 |
| 5.3 系统测试结果及分析 | 第56-60页 |
| 5.4 本章小结 | 第60-61页 |
| 结论 | 第61-62页 |
| 附录 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 攻读硕士学位期间取得的研究成果 | 第66-67页 |
| 致谢 | 第67-68页 |
| 附件 | 第68页 |
