| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略词表 | 第13-14页 |
| 第一章 绪论 | 第14-16页 |
| 1.1 研究背景与意义 | 第14页 |
| 1.2 国内外研究现状 | 第14-15页 |
| 1.3 论文内容及结构安排 | 第15-16页 |
| 第二章 射频功率放大器和数字预失真关键技术 | 第16-28页 |
| 2.1 射频功率放大器的失真特性和行为模型 | 第16-18页 |
| 2.1.1 功放的非线性 | 第16-17页 |
| 2.1.2 功放的记忆性 | 第17页 |
| 2.1.3 有记忆功率放大器的行为模型 | 第17-18页 |
| 2.2 数字预失真关键技术 | 第18-25页 |
| 2.2.1 数字预失真原理 | 第18-21页 |
| 2.2.2 数字预失真算法 | 第21-25页 |
| 2.2.3 数字预失真实现方式 | 第25页 |
| 2.3 数字预失真系统性能评价指标 | 第25-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第三章 数字预失真方案需求与分析 | 第28-41页 |
| 3.1 数字预失真方案设计目标 | 第28-29页 |
| 3.2 数字预失真方案总体设计 | 第29-30页 |
| 3.3 可编程片上系统的开发流程 | 第30-31页 |
| 3.4 数字预失真算法仿真分析 | 第31-35页 |
| 3.4.1 算法的选择 | 第31-33页 |
| 3.4.2 算法参数的确定 | 第33-35页 |
| 3.5 预失真器模型参数确定 | 第35-37页 |
| 3.5.1 预失真器非线性阶数的确定 | 第36页 |
| 3.5.2 预失真器记忆深度的确定 | 第36-37页 |
| 3.6 数字预失真查询表方案设计 | 第37-40页 |
| 3.6.1 查询表方案设计原理 | 第37-39页 |
| 3.6.2 查询表参数确定 | 第39-40页 |
| 3.7 本章小结 | 第40-41页 |
| 第四章 数字预失真方案实现 | 第41-71页 |
| 4.1 数字预失真方案实现总框图 | 第41页 |
| 4.2 MicroBlaze与FPGA的数据交互流程 | 第41-42页 |
| 4.3 MicroBlaze处理器的配置 | 第42-44页 |
| 4.4 数字预失真方案的FPGA实现 | 第44-58页 |
| 4.4.1 MicroBlaze接口模块 | 第44-45页 |
| 4.4.2 计算存数地址模块 | 第45-46页 |
| 4.4.3 信号源模块 | 第46-47页 |
| 4.4.4 增益控制模块 | 第47-48页 |
| 4.4.5 预失真器模块 | 第48-54页 |
| 4.4.6 正交调制与解调模块 | 第54-58页 |
| 4.5 MicroBlaze计算预失真器参数的软件实现 | 第58-69页 |
| 4.5.1 软件总体设计 | 第58-61页 |
| 4.5.2 存数和取数模块 | 第61页 |
| 4.5.3 数据同步对齐模块 | 第61-62页 |
| 4.5.4 最小二乘算法计算预失真器参数模块 | 第62-66页 |
| 4.5.5 制表送表模块 | 第66-67页 |
| 4.5.6 中断处理模块 | 第67-68页 |
| 4.5.7 链接文件的配置 | 第68-69页 |
| 4.6 FPGA资源使用情况分析 | 第69-70页 |
| 4.7 本章小结 | 第70-71页 |
| 第五章 测试与分析 | 第71-79页 |
| 5.1 测试环境与平台 | 第71-72页 |
| 5.2 数字回环测试与分析 | 第72-74页 |
| 5.3 中频回环测试与分析 | 第74-76页 |
| 5.4 射频回环测试与分析 | 第76-78页 |
| 5.5 本章小结 | 第78-79页 |
| 第六章 总结与展望 | 第79-80页 |
| 6.1 全文总结 | 第79页 |
| 6.2 下一步工作建议 | 第79-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-84页 |
| 攻读硕士学位期间的研究成果 | 第84-85页 |