| 摘要 | 第5-6页 |
| ABSTRACT(英文摘要) | 第6页 |
| 主要符号对照表 | 第13-14页 |
| 第一章 概述 | 第14-20页 |
| 1.1 公钥密码系统 | 第14页 |
| 1.2 现有公钥密码算法的挑战 | 第14页 |
| 1.3 ECC的优势 | 第14-16页 |
| 1.4 ECC标准 | 第16-17页 |
| 1.5 国内外的研究现状 | 第17页 |
| 1.6 IP的概念和意义 | 第17-20页 |
| 第二章 ECC数学基础 | 第20-25页 |
| 2.1 椭圆曲线 | 第20-22页 |
| 2.1.1 椭圆曲线概述 | 第20-21页 |
| 2.1.2 椭圆曲线点运算规则 | 第21-22页 |
| 2.2 有限域理论 | 第22-23页 |
| 2.3 ECC加解密过程 | 第23页 |
| 2.4 ECDSA数字签名 | 第23-24页 |
| 2.5 ECC安全基础 | 第24-25页 |
| 第三章 ECC详细算法及其软件实现 | 第25-36页 |
| 3.1 投影坐标系统 | 第25页 |
| 3.2 算法层次 | 第25-26页 |
| 3.3 点乘算法 | 第26页 |
| 3.4 点加减和倍点算法 | 第26-27页 |
| 3.5 点运算过程中的原则和调度策略 | 第27-29页 |
| 3.6 Montgomery域上的有限域运算 | 第29-30页 |
| 3.7 有限域运算 | 第30-32页 |
| 3.7.1 Montgomery模乘 | 第30页 |
| 3.7.2 模加减 | 第30-31页 |
| 3.7.3 模约减 | 第31-32页 |
| 3.7.4 模逆和模幂 | 第32页 |
| 3.8 ECC算法的运算流程 | 第32-34页 |
| 3.9 Memory的管理 | 第34页 |
| 3.10 软件实现 | 第34-36页 |
| 第四章 ECC IP前端设计 | 第36-65页 |
| 4.1 设计目标 | 第36页 |
| 4.2 IP功能和接口设计 | 第36-38页 |
| 4.3 总体框架 | 第38-39页 |
| 4.4 层次化FSM实现各种功能 | 第39-49页 |
| 4.4.1 有限状态机FSM介绍 | 第40-41页 |
| 4.4.2 FSM的编码 | 第41-42页 |
| 4.4.3 FSM的描述方法 | 第42-45页 |
| 4.4.4 运用状态机实现ECCIP设计 | 第45-49页 |
| 4.4.4.1 有限域运算层FSM | 第46-47页 |
| 4.4.4.2 ECC基本操作层FSM | 第47页 |
| 4.4.4.3 ECC点乘运算层 | 第47-49页 |
| 4.5 Montgomery模乘器设计和双口SRAM的引入 | 第49-54页 |
| 4.5.1 算法改进 | 第49页 |
| 4.5.2 模乘器数据通路设计和优化 | 第49-54页 |
| 4.5.2.1 模乘流水线设计 | 第49-50页 |
| 4.5.2.2 加法运算路径优化 | 第50-52页 |
| 4.5.2.3 双口SRAM的引入 | 第52-54页 |
| 4.6 其他运算模块的设计 | 第54页 |
| 4.7 Memory使用和管理策略 | 第54-60页 |
| 4.7.1 SRAM和运算单元采用反相时钟设计 | 第57页 |
| 4.7.2 根据操作数相关性设计其在SRAM中的位置策略 | 第57-60页 |
| 4.8 ASIC综合结果和IP性能 | 第60-62页 |
| 4.9 DFT(可测性设计) | 第62-64页 |
| 4.10 设计安全性考虑 | 第64页 |
| 4.11 前端设计的验证 | 第64-65页 |
| 第五章 ECC IP的测试验证 | 第65-77页 |
| 5.1 测试策略 | 第65页 |
| 5.2 参考向量生成 | 第65-66页 |
| 5.3 逻辑仿真 | 第66-67页 |
| 5.4 综合后验证 | 第67-68页 |
| 5.5 FPGA测试 | 第68-76页 |
| 5.5.1 FPGA综合结果 | 第68-70页 |
| 5.5.2 基于SoC系统的FPGA测试环境 | 第70-71页 |
| 5.5.3 功能测试 | 第71-76页 |
| 5.5.3.1 特殊数据测试 | 第75页 |
| 5.5.3.2 极限情况测试 | 第75页 |
| 5.5.3.3 海量随机数据测试 | 第75-76页 |
| 5.5.4 性能测试 | 第76页 |
| 5.5.5 压力测试 | 第76页 |
| 5.5.6 客户满意使用测试 | 第76页 |
| 5.6 验证结论 | 第76-77页 |
| 第六章 ECC IP后端设计 | 第77-84页 |
| 6.1 IC经典设计流程 | 第77-78页 |
| 6.2 IP设计数据提交后端 | 第78页 |
| 6.3 后端设计结果 | 第78-81页 |
| 6.4 版图布局布线后仿真 | 第81页 |
| 6.5 形式验证 | 第81页 |
| 6.6 静态时序分析(STA) | 第81-84页 |
| 第七章 结论 | 第84-87页 |
| 7.1 ECC IP设计总结 | 第84页 |
| 7.2 ECC未来展望和今后的工作 | 第84-87页 |
| 参考文献 | 第87-91页 |
| 致谢 | 第91-92页 |
| 个人简历、在学期间的研究成果及发表的论文 | 第92页 |