摘要 | 第5-7页 |
ABSTRACT | 第7-9页 |
第一章 绪论 | 第15-19页 |
1.1 SOC 系统的背景及相关概念 | 第15页 |
1.2 片上总线在SOC 系统中的应用 | 第15-16页 |
1.3 多媒体SOC 发展趋势 | 第16-17页 |
1.4 本论文的主要研究的工作 | 第17-18页 |
1.5 论文的主要结构 | 第18-19页 |
第二章 片上总线的原理与结构 | 第19-29页 |
2.1 片上总线的构成 | 第19-20页 |
2.2 片上总线的传输原理 | 第20-24页 |
2.2.1 valid –ready 握手原理 | 第20-21页 |
2.2.2 传输时序 | 第21-22页 |
2.2.3 迸发传输 | 第22-24页 |
2.3 片上总线的结构 | 第24-28页 |
2.3.1 数据流总线 | 第24页 |
2.3.2 单层总线 | 第24-25页 |
2.3.3 多层总线 | 第25-26页 |
2.3.4 分段总线 | 第26-28页 |
2.4 本章小结 | 第28-29页 |
第三章 A53310 芯片构架优化设计 | 第29-41页 |
3.1 原A53310 的芯片设计 | 第29-34页 |
3.1.1 AMBA 总线构架 | 第29-31页 |
3.1.2 总体组织结构描述 | 第31-33页 |
3.1.2 详细设计描述 | 第33-34页 |
3.2 芯片构架优化设计 | 第34-40页 |
3.2.1 显示系统稳定性问题描述 | 第34-35页 |
3.2.2 系统构架设计上的问题 | 第35-38页 |
3.2.3 构架的优化设计 | 第38-40页 |
3.3 本章小结 | 第40-41页 |
第四章 LCD 子系统性能优化 | 第41-64页 |
4.1 LCD 控制器集成YCRCB 的硬件加速 | 第41-48页 |
4.1.1 硬件设计框图 | 第41-42页 |
4.1.2 单点YCrCb 转RGB 模块 | 第42-43页 |
4.1.3 RGB 的FIFO | 第43页 |
4.1.4 CrCb 优化的FIFO | 第43-44页 |
4.1.5 YCrCb 图像显示和RGB 图像显示的数据流控制模块 | 第44-45页 |
4.1.6 RGB 显示控制模块 | 第45页 |
4.1.7 理论分析 | 第45-48页 |
4.1.7.1 性能分析 | 第45-48页 |
4.1.7.2 代价评估 | 第48页 |
4.2 SDRAM 控制器的优化设计 | 第48-63页 |
4.2.1 ARM926EJS 传输方式 | 第48-49页 |
4.2.2 Other master 的传输方式 | 第49页 |
4.2.3 ARM926EJS 传输响应方式 | 第49-51页 |
4.2.4 Other master 传输响应方式 | 第51页 |
4.2.5 原SDRAM 控制器的设计 | 第51-53页 |
4.2.6 SPLIT 机制的实现 | 第53-54页 |
4.2.7 SDRAM 控制器对split 传输的支持 | 第54-57页 |
4.2.8 原SDRAM 控制器对ARM926EJS 特殊传输的split 响应和处理.. | 第57-59页 |
4.2.9 SDRAM 控制器和总线接轨的优化 | 第59-60页 |
4.2.10 原SDRAM 控制器对片外SDRAM 的响应方式 | 第60-61页 |
4.2.11 SDRAM 控制器对片外SDRAM 传输响应优化设计 | 第61-63页 |
4.3 本章小结 | 第63-64页 |
第五章 显示系统的低功耗设计 | 第64-70页 |
5.1 显示系统低功耗设计概述 | 第64-65页 |
5.2 显示系统功耗分析 | 第65-66页 |
5.3 低功耗显示系统技术 | 第66-69页 |
5.3.1 自动检测功能,和伪彩色显示技术: | 第66-68页 |
5.3.2 缓存驻留技术 | 第68-69页 |
5.4 本章小结 | 第69-70页 |
第六章 验证与性能分析 | 第70-77页 |
6.1 SDRAM 控制器的优化对系统解码性能的影响 | 第70-72页 |
6.2 硬件加速功能测试比较 | 第72-74页 |
6.3 系统低功耗测试比较 | 第74-76页 |
6.4 本章小结 | 第76-77页 |
第七章 总结和展望 | 第77-78页 |
缩略语 | 第78-79页 |
参考文献 | 第79-81页 |
致谢 | 第81-82页 |
攻读学位期间发表的学术论文 | 第82-83页 |
攻读学位期间申请的专利 | 第83页 |