| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 1 引言 | 第11-17页 |
| 1.1 课题研究背景和意义 | 第12-13页 |
| 1.2 国内外研究现状 | 第13-15页 |
| 1.3 本文创新点及章节安排 | 第15-17页 |
| 2 OTN及其时间同步技术 | 第17-31页 |
| 2.1 OTN光传输网概述 | 第17-21页 |
| 2.1.1 OTN设备与帧结构 | 第18-20页 |
| 2.1.2 OTN光传输网关键技术 | 第20-21页 |
| 2.2 OTN时间同步技术 | 第21-29页 |
| 2.2.1 同步与定时基本概念 | 第21-22页 |
| 2.2.2 OTN同步技术需求 | 第22-24页 |
| 2.2.3 OTN同步实现技术 | 第24-29页 |
| 2.3 本章小结 | 第29-31页 |
| 3 IEEE 1588V2协议 | 第31-43页 |
| 3.1 IEEE 1588v2协议概述 | 第31页 |
| 3.2 IEEE 1588v2系统结构 | 第31-32页 |
| 3.3 PTP设备类型 | 第32-33页 |
| 3.4 PTP报文格式 | 第33-38页 |
| 3.5 PTP同步机制 | 第38-40页 |
| 3.6 本章小结 | 第40-43页 |
| 4 面向OTU2的同步以太网系统电路的实现 | 第43-61页 |
| 4.1 OTU2时间同步方案 | 第43-46页 |
| 4.2 电路结构框图 | 第46-49页 |
| 4.3 模块设计 | 第49-60页 |
| 4.3.1 CPU_TLP模块设计 | 第49-52页 |
| 4.3.2 OH_TLP模块设计 | 第52-54页 |
| 4.3.3 Arbiter模块设计 | 第54-56页 |
| 4.3.4 OTU2线路侧开销插入模块设计 | 第56-57页 |
| 4.3.5 OTU2线路侧开销提取模块设计 | 第57-58页 |
| 4.3.6 PCIe接口模块(Hard IP)设计 | 第58-59页 |
| 4.3.7 CPU通用接口模块设计 | 第59-60页 |
| 4.4 本章小结 | 第60-61页 |
| 5 面向OTU2的同步以太网系统电路的仿真验证 | 第61-77页 |
| 5.1 FPGA验证流程 | 第61页 |
| 5.2 模块仿真 | 第61-68页 |
| 5.2.1 CPU_TLP模块功能仿真 | 第62-64页 |
| 5.2.2 OH_TLP模块功能仿真 | 第64-65页 |
| 5.2.3 1588v2处理模块功能仿真 | 第65-67页 |
| 5.2.4 PCIe接口模块(Hard IP)功能仿真 | 第67-68页 |
| 5.3 环境测试 | 第68-71页 |
| 5.3.1 环境搭建 | 第68-69页 |
| 5.3.2 使用Signal Tap Ⅱ实测信号 | 第69-71页 |
| 5.4 数据分析 | 第71-76页 |
| 5.4.1 几个关键测量参数 | 第71-72页 |
| 5.4.2 测量结果与分析 | 第72-76页 |
| 5.5 本章小结 | 第76-77页 |
| 6 结论与展望 | 第77-79页 |
| 参考文献 | 第79-83页 |
| 作者简历及攻读硕士学位期间取得的研究成果 | 第83-87页 |
| 学位论文数据集 | 第87页 |