超声编码激励系统的设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 课题背景及研究的目的和意义 | 第9-10页 |
| 1.1.1 课题研究背景 | 第9页 |
| 1.1.2 课题研究目的和意义 | 第9-10页 |
| 1.2 超声编码激励技术的历史与发展现状 | 第10-11页 |
| 1.3 论文的主要研究内容 | 第11-13页 |
| 第2章 编码激励技术的理论基础 | 第13-36页 |
| 2.1 编码激励技术的工作原理 | 第13-16页 |
| 2.2 常见的编码序列及其特点 | 第16-20页 |
| 2.2.1 Barker 码 | 第16-17页 |
| 2.2.2 Golay 码 | 第17-19页 |
| 2.2.3 其他最优码 | 第19-20页 |
| 2.3 发射编码序列的设计 | 第20-23页 |
| 2.4 脉冲压缩方法 | 第23-26页 |
| 2.4.1 匹配滤波方法 | 第24页 |
| 2.4.2 逆滤波方法 | 第24页 |
| 2.4.3 维纳滤波方法 | 第24-25页 |
| 2.4.4 尖峰滤波方法 | 第25-26页 |
| 2.5 超声系统编码激励的 MATLAB 仿真 | 第26-35页 |
| 2.5.1 传统脉冲的激励仿真 | 第26-27页 |
| 2.5.2 编码脉冲激励仿真 | 第27-33页 |
| 2.5.3 编码激励的靶点成像仿真 | 第33-35页 |
| 2.6 本章小结 | 第35-36页 |
| 第3章 超声编码激励系统总体方案 | 第36-42页 |
| 3.1 超声编码激励硬件系统结构和工作原理 | 第36页 |
| 3.2 编码激励前端方案设计 | 第36-38页 |
| 3.3 编码激励后端方案设计 | 第38-41页 |
| 3.3.1 后端硬件方案设计 | 第39-41页 |
| 3.3.2 后端软件方案设计 | 第41页 |
| 3.4 本章小结 | 第41-42页 |
| 第4章 超声编码激励系统设计实现 | 第42-68页 |
| 4.1 系统总体设计 | 第42页 |
| 4.2 前端硬件电路设计 | 第42-54页 |
| 4.2.1 FPGA 相关电路设计 | 第42-45页 |
| 4.2.2 发射电路设计 | 第45-48页 |
| 4.2.3 高压开关电路设计 | 第48-49页 |
| 4.2.4 接收电路设计 | 第49-52页 |
| 4.2.5 前端电路 PCB 设计 | 第52-54页 |
| 4.3 FPGA 时序逻辑设计 | 第54-61页 |
| 4.3.1 开发环境及设计流程 | 第54-55页 |
| 4.3.2 模块设计及验证 | 第55-60页 |
| 4.3.3 系统时序验证 | 第60-61页 |
| 4.4 上位机程序设计 | 第61-67页 |
| 4.4.1 数据采集 | 第61-62页 |
| 4.4.2 低通滤波 | 第62-63页 |
| 4.4.3 包络提取 | 第63页 |
| 4.4.4 编码压缩 | 第63-64页 |
| 4.4.5 成像处理 | 第64-66页 |
| 4.4.6 界面设计 | 第66-67页 |
| 4.5 本章小结 | 第67-68页 |
| 第5章 系统调试与结果验证 | 第68-76页 |
| 5.1 前端系统调试 | 第68-71页 |
| 5.1.1 FPGA 系统电路调试 | 第68页 |
| 5.1.2 发射电路调试 | 第68-69页 |
| 5.1.3 增益控制电路调试 | 第69页 |
| 5.1.4 前置放大电路调试 | 第69-70页 |
| 5.1.5 前端电路整体调试 | 第70-71页 |
| 5.2 超声编码激励实验 | 第71-75页 |
| 5.2.1 实验方法 | 第71页 |
| 5.2.2 实验结果及分析 | 第71-75页 |
| 5.2.3 结果分析 | 第75页 |
| 5.3 本章小结 | 第75-76页 |
| 结论 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第80-82页 |
| 致谢 | 第82页 |
