基于ARM和FPGA的神经网络处理系统的设计与实现
中文摘要 | 第2-3页 |
Abstract | 第3页 |
中文文摘 | 第4-6页 |
目录 | 第6-8页 |
绪论 | 第8-12页 |
第一节 课题背景 | 第8-9页 |
第二节 国内外研究状况 | 第9-10页 |
第三节 研究内容和意义 | 第10-12页 |
第一章 人工神经网络简介 | 第12-16页 |
第一节 神经元模型 | 第12-13页 |
第二节 神经网络模型 | 第13-14页 |
第三节 神经网络的实现技术 | 第14-15页 |
第四节 本章小结 | 第15-16页 |
第二章 BP神经网络处理器 | 第16-26页 |
第一节 现场可编程门阵列 | 第16-17页 |
第二节 BP神经网络 | 第17-19页 |
第三节 处理器的存储架构设计 | 第19-25页 |
第四节 本章小结 | 第25-26页 |
第三章 神经网络处理器ARM控制方案设计 | 第26-36页 |
第一节 控制方案总体设计 | 第26-27页 |
第二节 ARM微处理器介绍 | 第27-28页 |
第三节 数据通信控制 | 第28-31页 |
第四节 中断控制 | 第31-34页 |
第五节 本章小结 | 第34-36页 |
第四章 ARM驱动设计 | 第36-44页 |
第一节 FPGA设备注册 | 第36-37页 |
第二节 DMA驱动程序 | 第37-39页 |
第三节 中断驱动程序 | 第39-41页 |
第四节 系统的工作流程 | 第41-43页 |
第五节 本章小结 | 第43-44页 |
第五章 实验仿真和总结 | 第44-54页 |
第一节 仿真验证 | 第44-46页 |
第二节 控制界面实现 | 第46-51页 |
第三节 全文总结 | 第51-54页 |
参考文献 | 第54-58页 |
攻读学位期间承担的科研任务与主要成果 | 第58-60页 |
致谢 | 第60-62页 |
个人简历 | 第62-63页 |