应用于时间交织模数转换器的延迟锁定环时钟发生器研究与设计
摘要 | 第4-5页 |
Abstract | 第5页 |
第一章 绪论 | 第6-9页 |
1.1 背景现状 | 第6-7页 |
1.2 论文的主要工作 | 第7-8页 |
1.3 论文的组织结构 | 第8-9页 |
第二章 延迟锁定环的结构及指标 | 第9-15页 |
2.1 延迟锁定环综述 | 第9-11页 |
2.1.1 基于延迟锁定环的时钟发生器 | 第9-11页 |
2.2 时间交织ADC中的采样时钟 | 第11-15页 |
2.2.1 时间交织ADC的原理 | 第11-13页 |
2.2.2 采样时钟抖动容限 | 第13-15页 |
第三章 延迟锁定环的环路设计 | 第15-28页 |
3.1 延迟锁定环的线性模型 | 第15-17页 |
3.1.1 电荷泵DLL的线性模型 | 第15-17页 |
3.2 延迟锁定环的噪声模型 | 第17-19页 |
3.3 静态相位误差 | 第19-28页 |
3.3.1 静态相位误差在时域中的表现 | 第20-21页 |
3.3.2 静态相位误差在频域中的表现 | 第21-25页 |
3.3.3 静态相位误差在ADC采样结果中的表现 | 第25-28页 |
第四章 延迟锁定环的电路设计 | 第28-48页 |
4.1 鉴相器 | 第28-34页 |
4.1.1 双平衡混频器鉴相器 | 第28-30页 |
4.1.2 同或门鉴相器 | 第30-32页 |
4.1.3 锁存器鉴相器 | 第32-34页 |
4.2 鉴频鉴相器 | 第34-39页 |
4.2.1 鉴频鉴相器中的非理想因素 | 第36-37页 |
4.2.2 逻辑门实现的PFD | 第37-38页 |
4.2.3 预充电型PFD | 第38页 |
4.2.4 传输门触发器实现的PFD | 第38-39页 |
4.3 电荷泵 | 第39-43页 |
4.3.1 电流失配 | 第40-41页 |
4.3.2 电流失配降低技术 | 第41-43页 |
4.4 压控延时链 | 第43-45页 |
4.4.1 单端延时单元 | 第43-44页 |
4.4.2 差分延时单元 | 第44-45页 |
4.5 边沿组合电路 | 第45-48页 |
4.5.1 数字电路实现的边沿组合电路 | 第46页 |
4.5.2 模拟电路实现的边沿组合电路 | 第46-48页 |
第五章 延迟锁定环时钟发生器的设计实例 | 第48-58页 |
5.1 模块电路设计 | 第48-55页 |
5.1.1 压控延时链 | 第48-50页 |
5.1.2 针对非理想因素优化的鉴频鉴相器 | 第50-53页 |
5.1.3 低电流失配电荷泵 | 第53-55页 |
5.2 环路性能仿真 | 第55-58页 |
5.2.1 抖动 | 第55-57页 |
5.2.2 锁定时间 | 第57-58页 |
第六章 延迟锁定环时钟发生器的版图设计与测试 | 第58-66页 |
6.1 芯片实现 | 第58-59页 |
6.2 测试方案 | 第59-60页 |
6.3 测试结果 | 第60-66页 |
6.3.1 时钟发生器归一化性能对比 | 第65-66页 |
第七章 总结与展望 | 第66-68页 |
7.1 结论 | 第66页 |
7.2 工作中的不足与展望 | 第66-68页 |
参考文献 | 第68-70页 |
致谢 | 第70-71页 |