基于FPGA的高动态北斗抗干扰算法实现
| 摘要 | 第6-7页 |
| Abstract | 第7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究背景与意义 | 第10-12页 |
| 1.2 空域抗干扰技术研究现状 | 第12-13页 |
| 1.3 本文的主要工作及论文结构 | 第13-15页 |
| 第二章 导航系统抗干扰算法原理 | 第15-26页 |
| 2.1 信号处理领域常用抗干扰技术 | 第15-16页 |
| 2.2 自适应阵列干扰抑制技术 | 第16-18页 |
| 2.2.1 阵列信号处理数学模型 | 第16-17页 |
| 2.2.2 最小功率算法 | 第17-18页 |
| 2.3 高动态盲自适应抗干扰算法 | 第18-21页 |
| 2.3.1 基于CMT的加宽零陷算法 | 第18-20页 |
| 2.3.2 对角加载的最小功率算法 | 第20-21页 |
| 2.4 干扰检测算法 | 第21-22页 |
| 2.5 仿真实验 | 第22-25页 |
| 2.6 本章小结 | 第25-26页 |
| 第三章 抗干扰系统硬件设计 | 第26-33页 |
| 3.1 抗干扰系统硬件整体结构 | 第26页 |
| 3.2 射频前端 | 第26-28页 |
| 3.2.1 阵列天线 | 第26-27页 |
| 3.2.2 下变频器 | 第27-28页 |
| 3.3 信号处理硬件平台 | 第28-32页 |
| 3.3.1 AD采集模块 | 第30-31页 |
| 3.3.2 FPGA与DSP模块 | 第31页 |
| 3.3.3 时钟资源配置 | 第31-32页 |
| 3.4 本章小结 | 第32-33页 |
| 第四章 抗干扰系统软件设计与实现 | 第33-52页 |
| 4.1 抗干扰接收机系统整体设计 | 第33页 |
| 4.2 干扰抑制模块实现方案 | 第33-34页 |
| 4.3 系统仿真与参数选取 | 第34-43页 |
| 4.3.1 数据预处理 | 第35-37页 |
| 4.3.2 矩阵求逆 | 第37-38页 |
| 4.3.3 快拍数选取 | 第38-39页 |
| 4.3.4 系统定点化 | 第39-41页 |
| 4.3.5 抗干扰模块仿真实验 | 第41-43页 |
| 4.4 抗干扰系统实现 | 第43-51页 |
| 4.4.1 数据预处理模块 | 第43-44页 |
| 4.4.2 估计协方差矩阵模块 | 第44-46页 |
| 4.4.3 权值计算模块 | 第46-47页 |
| 4.4.4 数据延时模块 | 第47-48页 |
| 4.4.5 信号加权模块 | 第48-49页 |
| 4.4.6 FPGA资源占用率 | 第49-51页 |
| 4.5 本章小结 | 第51-52页 |
| 第五章 抗干扰系统测试 | 第52-60页 |
| 5.1 测试环境和硬件组成 | 第52-53页 |
| 5.2 抗干扰性能测试 | 第53-57页 |
| 5.2.1 普通环境下抗干扰性能测试 | 第53-56页 |
| 5.2.2 高动态环境下抗干扰性能测试 | 第56-57页 |
| 5.3 远程仪器控制程序 | 第57-58页 |
| 5.4 本章小结 | 第58-60页 |
| 结束语 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 硕士期间发表论文 | 第65页 |
