| 中文摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第10-23页 |
| 1.1 磁敏三极管国内研究现状 | 第10-12页 |
| 1.2 磁敏三极管国外研究现状 | 第12-21页 |
| 1.2.1 阱型磁敏三极管研究现状 | 第12-17页 |
| 1.2.2 差分结构磁敏三极管研究现状 | 第17-20页 |
| 1.2.3 侧墙型磁敏三极管研究现状 | 第20-21页 |
| 1.3 硅磁敏三极管差分结构研究目的及意义 | 第21页 |
| 1.3.1 研究目的 | 第21页 |
| 1.3.2 研究意义 | 第21页 |
| 1.4 论文主要研究内容 | 第21-23页 |
| 第2章 硅磁敏三极管差分结构与工作原理 | 第23-30页 |
| 2.1 硅磁敏三极管差分结构 | 第23-24页 |
| 2.2 硅磁敏三极管差分结构工作原理 | 第24-27页 |
| 2.2.1 硅磁敏三极管工作原理 | 第24-25页 |
| 2.2.2 硅磁敏三极管差分结构工作原理 | 第25-27页 |
| 2.3 硅磁敏三极管差分结构特性 | 第27-29页 |
| 2.3.1 硅磁敏三极管差分结构磁灵敏度 | 第27-28页 |
| 2.3.2 硅磁敏三极管差分结构温度系数 | 第28-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第3章 基于ATLAS硅磁敏三极管差分结构仿真研究 | 第30-40页 |
| 3.1 半导体器件仿真系统简介 | 第30页 |
| 3.2 硅磁敏三极管特性仿真 | 第30-34页 |
| 3.2.1 硅磁敏三极管结构仿真模型构建 | 第30-31页 |
| 3.2.2 硅磁敏三极管特性仿真 | 第31-34页 |
| 3.3 硅磁敏三极管差分结构仿真模型 | 第34-38页 |
| 3.3.1 硅磁敏三极管差分结构仿真模型构建 | 第34-35页 |
| 3.3.2 硅磁敏三极管差分结构磁特性仿真 | 第35-38页 |
| 3.3.3 硅磁敏三极管差分结构温度特性仿真 | 第38页 |
| 3.4 本章小结 | 第38-40页 |
| 第4章 硅磁敏三极管差分结构芯片设计、制作和封装 | 第40-48页 |
| 4.1 分立硅磁敏三极管差分结构特性 | 第40-42页 |
| 4.2 硅磁敏三极管差分结构集成化设计 | 第42-44页 |
| 4.2.1 硅磁敏三极管差分结构设计 | 第42-43页 |
| 4.2.2 硅磁敏三极管差分结构集成化版图 | 第43-44页 |
| 4.3 硅磁敏三极管差分结构制作工艺 | 第44-46页 |
| 4.4 硅磁敏三极管差分结构集成化芯片封装 | 第46-47页 |
| 4.5 本章小结 | 第47-48页 |
| 第5章 实验结果与讨论 | 第48-73页 |
| 5.1 硅磁敏三极管特性 | 第48-52页 |
| 5.1.1 硅磁敏三极管IC-VCE特性 | 第48-49页 |
| 5.1.2 硅磁敏三极管磁特性 | 第49-51页 |
| 5.1.3 硅磁敏三极管温度特性 | 第51-52页 |
| 5.2 硅磁敏三极管差分结构集成化芯片特性 | 第52-64页 |
| 5.2.1 硅磁敏三极管差分结构集成化芯片IC-VCE特性 | 第52-55页 |
| 5.2.2 硅磁敏三极管差分结构集成化芯片磁特性 | 第55-59页 |
| 5.2.3 硅磁敏三极管差分结构集成化芯片温度特性 | 第59-61页 |
| 5.2.4 硅磁敏三极管差分结构集成化芯片静态特性 | 第61-64页 |
| 5.3 基区长度对硅磁敏三极管差分结构集成化芯片特性影响 | 第64-71页 |
| 5.3.1 基区长度对IC-VCE特性影响 | 第64-66页 |
| 5.3.2 基区长度对磁特性影响 | 第66-71页 |
| 5.4 本章小结 | 第71-73页 |
| 结论 | 第73-74页 |
| 参考文献 | 第74-79页 |
| 致谢 | 第79-80页 |
| 攻读学位期间发表论文 | 第80页 |
| 攻读学位期间科研项目 | 第80页 |
