数字射频存储系统中高速DAC电路的设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 课题研究背景 | 第9-10页 |
| 1.2 数字射频存储系统的国内外研究现状 | 第10-11页 |
| 1.3 本文研究内容及结构 | 第11-13页 |
| 第2章 数字射频存储系统基本理论 | 第13-19页 |
| 2.1 数字射频存储系统的结构 | 第13-14页 |
| 2.2 数字射频存储系统主要性能指标 | 第14-17页 |
| 2.2.1 数字射频存储系统带宽 | 第14-15页 |
| 2.2.2 无杂散动态范围 | 第15页 |
| 2.2.3 系统存储方式 | 第15-17页 |
| 2.3 本章小结 | 第17-19页 |
| 第3章 数字射频存储系统硬件设计 | 第19-43页 |
| 3.1 数字射频存储系统硬件结构 | 第19-31页 |
| 3.1.1 FPGA选型及结构 | 第19-20页 |
| 3.1.2 高速DAC电路 | 第20-31页 |
| 3.1.3 数字射频存储系统复位电路设计 | 第31页 |
| 3.2 数字射频存储系统逻辑电平接口 | 第31-37页 |
| 3.3 数字射频存储系统PCB设计 | 第37-41页 |
| 3.3.1 系统叠层设计 | 第37-38页 |
| 3.3.2 高速信号回路 | 第38-40页 |
| 3.3.3 信号完整性 | 第40-41页 |
| 3.4 本章小结 | 第41-43页 |
| 第4章 数字射频存储系统逻辑设计 | 第43-53页 |
| 4.1 数字射频存储系统信号的合成 | 第43-48页 |
| 4.1.1 直接数字频率合成技术的原理 | 第43-44页 |
| 4.1.2 直接数字频率合成技术的实现 | 第44-46页 |
| 4.1.3 直接数字频率合成模块的仿真 | 第46-48页 |
| 4.2 系统时钟设计 | 第48-50页 |
| 4.2.1 系统时钟结构 | 第48-49页 |
| 4.2.2 系统时钟仿真及分析 | 第49-50页 |
| 4.3 系统数据逻辑设计 | 第50-52页 |
| 4.4 本章小结 | 第52-53页 |
| 第5章 数字射频存储系统测试 | 第53-61页 |
| 5.1 系统硬件测试平台 | 第53-54页 |
| 5.2 测试参数及测试结果分析 | 第54-60页 |
| 5.2.1 窗口测试 | 第55-56页 |
| 5.2.2 无杂散动态范围测试 | 第56-59页 |
| 5.2.3 平坦度测试 | 第59-60页 |
| 5.3 本章小结 | 第60-61页 |
| 结论 | 第61-63页 |
| 参考文献 | 第63-66页 |
| 攻读硕士学位期间承担的科研任务与主要成果 | 第66-67页 |
| 致谢 | 第67页 |
